集成JESD204A數(shù)據(jù)轉(zhuǎn)換器串行接口減少通信應(yīng)用中的功耗和空間
AD9644是一款低功耗、高速14位ADC，集成JESD204A數(shù)據(jù)轉(zhuǎn)換器串行接口，使設(shè)計(jì)人員可以擴(kuò)展傳輸長(zhǎng)度，同時(shí)還能改進(jìn)信號(hào)完整性，簡(jiǎn)化印刷電路板布局。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
轉(zhuǎn)換器
+關(guān)注
關(guān)注
27文章
9282瀏覽量
154290 -
adc
+關(guān)注
關(guān)注
100文章
6812瀏覽量
552071 -
低功耗
+關(guān)注
關(guān)注
12文章
2928瀏覽量
105894
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
LMK04828 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
B 轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
?LMK0482x系列超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)文檔總結(jié)
B 轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
LMK04616 超低噪聲低功耗JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動(dòng)清除器，支持 JESD204B。16 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 8 個(gè) JESD204B
?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK04828-EP 器件是業(yè)界性能最高的時(shí)鐘調(diào)理器，支持 JESD204B。
PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏
JEDSD204B標(biāo)準(zhǔn)verilog實(shí)現(xiàn)-協(xié)議演進(jìn)
年發(fā)布）
發(fā)布時(shí)間
2006年（JEDEC標(biāo)準(zhǔn)JESD204）
2008年（JEDEC標(biāo)準(zhǔn)JESD204A）
2011年（JEDEC標(biāo)準(zhǔn)JESD204B）
核心定位
定義首個(gè)串行化
發(fā)表于 09-05 21:18
JESD204B生存指南
實(shí)用JESD204B來(lái)自全球數(shù)據(jù)轉(zhuǎn)換器市場(chǎng)份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
替代HMC7044超低噪高性能時(shí)鐘抖動(dòng)消除器支持JESD204B
1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時(shí)鐘抖動(dòng)消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時(shí)鐘選擇和
發(fā)表于 05-08 15:57
一文詳解JESD204B高速接口協(xié)議
JESD204B是邏輯器件和高速ADC/DAC通信的一個(gè)串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
AD9680 JESD204B接口的不穩(wěn)定會(huì)導(dǎo)致較大的電流波動(dòng)，怎么解決？
AD采集芯片為AD9680-1000，時(shí)鐘芯片為AD9528。當(dāng) AD 采樣時(shí)鐘為 500MHz 時(shí)，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時(shí)鐘為 800MHz
發(fā)表于 04-15 06:43
使用jesd204b IP核時(shí),無(wú)法完成綜合,找不到jesd204_0.v
ila_2.xcix
-a---2025/3/12 17:193437424 jesd204_0.xcix
-a---2025/3/12 17:093409671 jesd204
發(fā)表于 03-12 22:21
JESD204B使用說(shuō)明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過(guò)調(diào)用jesd204b ip核來(lái)一步步在FPGA內(nèi)部實(shí)現(xiàn)高速ADC數(shù)據(jù)采集，
調(diào)試ADS52J90板卡JESD204B接口遇到的問(wèn)題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問(wèn)題：
1、目前在應(yīng)用手冊(cè)中能看到LVDS的詳細(xì)說(shuō)明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)
發(fā)表于 11-28 06:13
ADS54J69每個(gè)轉(zhuǎn)換器后跟隨兩個(gè)半帶的FIR濾波器，那輸出的是IQ數(shù)據(jù)嗎？
1、ADS54J69的內(nèi)部?jī)蓚€(gè)轉(zhuǎn)換器A和B輸出的采樣的數(shù)據(jù)是通過(guò)一個(gè)Jesd204b鏈路(8個(gè)lane)還是通過(guò)兩個(gè)獨(dú)立的jesd204b
發(fā)表于 11-22 15:42
使用JESD204B接口，線速率怎么計(jì)算？
使用JESD204B接口，線速率怎么計(jì)算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時(shí)鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
使用JESD204B如何對(duì)數(shù)據(jù)進(jìn)行組幀？
在使用JESD204B協(xié)議時(shí)，當(dāng)L=8時(shí)，如果時(shí)雙通道數(shù)據(jù)，如何對(duì)數(shù)據(jù)進(jìn)行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
工商網(wǎng)監(jiān)
評(píng)論