遠(yuǎn)程升級(jí)之后程序加載的過程解析
在做在線遠(yuǎn)程升級(jí)的時(shí)候，一般需要兩步：1、將數(shù)據(jù)寫到外掛的flash中。2重新啟動(dòng)FPGA配置。 不....
芯片業(yè)的世紀(jì)并購,AMD或?qū)⑹召徯酒圃焐藤愳`思
據(jù)《華爾街日報(bào)》最新報(bào)道，超微半導(dǎo)體（AMD）正就收購芯片制造商賽靈思（Xilinx）展開深入談判，....
如何解決芯片在正常工作狀態(tài)下經(jīng)常出現(xiàn)的亞穩(wěn)態(tài)問題？
本文是一篇詳細(xì)介紹ISSCC2020會(huì)議上一篇有關(guān)亞穩(wěn)態(tài)解決方案的文章，該技術(shù)也使得FPGA在較高頻....
XILINXISE傳統(tǒng)FPGA設(shè)計(jì)流程
在基本的FPGA模塊編寫完成后，要使用仿真工具對設(shè)計(jì)的模塊進(jìn)行仿真，驗(yàn)證模塊的基本功能是否符合設(shè)計(jì)。....
Vitis AI平臺(tái)的介紹
通過將 32 位浮點(diǎn)權(quán)值和激活量轉(zhuǎn)換為 INT8 這樣的定點(diǎn)，AI 量化器可在不影響預(yù)測精度的情況下....
如何解決FPGA引腳與LVDS信號(hào)相連時(shí)兼容性的問題
很多工程師在使用Xilinx開發(fā)板時(shí)都注意到了一個(gè)問題，就是開發(fā)板中將LVDS的時(shí)鐘輸入（1.8V電....
一文搞懂AXI總線、接口和協(xié)議的區(qū)別
總線、接口和協(xié)議，這三個(gè)詞常常被聯(lián)系在一起，但是我們心里要明白他們的區(qū)別。 總線是一組傳輸通道，是各....
計(jì)算機(jī)最核心的CPU 12大知識(shí)點(diǎn)
作為一名程序員，與計(jì)算機(jī)打交道的日子不計(jì)其數(shù)，不管你玩硬件還是做軟件，你的世界自然都少不了計(jì)算機(jī)最核....
Vivado 工具已更新至2020.1.1 v1.30
描述 在《Zynq UltraScale+ MPSoC 數(shù)據(jù)手冊》(DS925) 中，XAZU7EV....
RISC-V如何填補(bǔ)CPU知識(shí)空白
從在2010年夏天，RISC-V項(xiàng)目啟動(dòng)到今天已經(jīng)整整十周年了。緊隨RISC-V十歲生日，讓我們來簡....
以AD9249介紹其3線SPI配置的verilog實(shí)現(xiàn)
3線SPI的時(shí)鐘產(chǎn)生方式和上一篇的4線SPI相同，這里不在敘述。兩者的不同點(diǎn)在于：三線SPI模式需要....
如何利用verilog實(shí)現(xiàn)4線SPI配置時(shí)序
無論實(shí)現(xiàn)讀還是寫功能，都先要提供SCLK。假如FPGA系統(tǒng)工作時(shí)鐘40MHz，我們可以利用計(jì)數(shù)器產(chǎn)生....
ADC的3線SPI配置時(shí)序
3線SPI與4線SPI配置的主要不同之處在傳輸?shù)臄?shù)據(jù)格式以及I/O轉(zhuǎn)換上。其讀寫數(shù)據(jù)格式由控制命令+....
ADC的4線SPI配置時(shí)序介紹與分析
從ads52j90的數(shù)據(jù)手冊我們不難發(fā)現(xiàn)，其SPI控制模塊主要包含4根信號(hào)線SEN，SCLK，SDI....
FPGA通過SPI對ADC配置簡介-----什么是SPI？
SDIO—當(dāng)進(jìn)行讀操作時(shí)，SDIO作為輸出口SDO，串行數(shù)據(jù)從ADC輸出，進(jìn)入FPGA；當(dāng)進(jìn)行寫操作....
什么是互相關(guān)函數(shù)？什么是相關(guān)系數(shù)？
最熟悉的度量兩個(gè)量之間的相關(guān)性的方法是皮爾遜乘積矩相關(guān)系數(shù)(PPMCC)，也稱為“皮爾遜相關(guān)系數(shù)”，....
英特爾20GB芯片機(jī)密工程數(shù)據(jù)被泄露
近日，一名黑客公布了從英特爾竊取的 20GB芯片機(jī)密工程數(shù)據(jù)。這些數(shù)據(jù)可能會(huì)導(dǎo)致多個(gè)平臺(tái)的用戶面臨新....
網(wǎng)絡(luò)是否允許小于64字節(jié)的以太網(wǎng)幀或者報(bào)文傳輸？
同學(xué)們在學(xué)網(wǎng)絡(luò)課程的時(shí)候都知道，除巨幀外，常見的以太網(wǎng)幀的長度范圍是64字節(jié)到1518字節(jié)，并且因?yàn)?...
一文解析ZYNQ芯片架構(gòu)
基于ZYNQ實(shí)現(xiàn)復(fù)雜嵌入式系統(tǒng)非常便利，其應(yīng)用領(lǐng)域也越來越廣泛，本文來從對ZYNQ芯片架構(gòu)的理解來談....
一文解析Linux內(nèi)存系統(tǒng)
Linux 內(nèi)存是后臺(tái)開發(fā)人員，需要深入了解的計(jì)算機(jī)資源。合理的使用內(nèi)存，有助于提升機(jī)器的性能和穩(wěn)定....
中國移動(dòng)李正茂：2020年將在全國所有地級(jí)以上城市提供5G商用服務(wù)
8月30日，中國移動(dòng)副總裁李正茂在2019世界人工智能大會(huì)“5G與人工智能”主題論壇上表示，2019....
第七代小冰能做什么？
微軟小冰一直是比較特殊的人工智能產(chǎn)品。相較于其他助手型人工智能產(chǎn)品，以少女形態(tài)出現(xiàn)在人們面前的小冰，....
分析師李愛平表示：OLED面板將迎來大幅增長，產(chǎn)品規(guī)格也將增加
8月29日下午，LG Display宣布，其在廣州建設(shè)的8.5代OLED面板生產(chǎn)線正式投產(chǎn)。了解到該....
FPGA開發(fā)中如何對整個(gè)設(shè)計(jì)添加時(shí)序約束
在輸入信號(hào)到輸出信號(hào)中，因?yàn)榻?jīng)過的傳輸路徑、寄存器、門電路等器件的時(shí)間，這個(gè)時(shí)間就是時(shí)序。開發(fā)工具不....
XIlinx利用HLS進(jìn)行加速設(shè)計(jì)進(jìn)度
接著開始正文。據(jù)觀察，HLS的發(fā)展呈現(xiàn)愈演愈烈的趨勢，隨著Xilinx Vivado HLS的推出，....
應(yīng)用程序太大以至于內(nèi)存容納不下該程序是如何解決的詳細(xì)原理分析
比如，一個(gè)16MB的程序和一個(gè)內(nèi)存只有4MB的機(jī)器，OS通過選擇，可以決定各個(gè)時(shí)刻將哪4M的內(nèi)容保留....
工商網(wǎng)監(jiān)