一、FPGA配置引腳說明 1、CFGBVS 如果VCCO0連接至2.5V或3.3V，CFGBVS連接....

你知道如何借助Cyclone 10 GX ATX PLL refclk切換實施功能模擬嗎？嵌入式流轉(zhuǎn)....

小編，小編，求救，賽靈思官網(wǎng)的文件下載不下來啊 啥情況??？ ? ? 好慢。而且總是失敗。。。。 好吧....

相位偏移調(diào)制，又稱移相鍵控（PSK，Phase Shift Keying）是一種利用相位差異的信號來....

一、Xilinx(全球FPGA市場份額最大的公司，其發(fā)展動態(tài)往往也代表著整個FPGA行業(yè)的動態(tài)) (....

1、符號能量問題 請問各位大蝦，像4QAM，16QAM，32QAM，64QAM調(diào)制每符號平均能量怎么....

本文來梳理ADC兩個方面的內(nèi)容，常見的ADC類型及原理，以及可能容易掉進去的坑。 談?wù)勎覟槭裁凑磉@....

一、時鐘相關(guān)概念 理想的時鐘模型是一個占空比為50%且周期固定的方波。Tclk為一個時鐘周期，T1為....

1.項目需求 FPGA ：V7-690T兩片 Resource:兩片F(xiàn)PGA通過X12 gth互聯(lián)；....

概述 Flash名稱的由來，F(xiàn)lash的擦除操作是以block塊為單位的，與此相對應(yīng)的是其他很多存儲....

卡爾曼濾波實質(zhì)上就是基于觀測值以及估計值二者的數(shù)據(jù)對真實值進行估計的過程。預(yù)測步驟如圖1所示： 圖1....

作為一名電子人，咱們都知道隨著摩爾定律的提出，為半導(dǎo)體產(chǎn)業(yè)指明了之后幾十年的發(fā)展之路。然而許多人不知....

本文通過閱讀內(nèi)核代碼，來梳理一下I2C子系統(tǒng)的整體視圖。在開發(fā)I2C設(shè)備驅(qū)動程序時，往往缺乏對于系統(tǒng)....

調(diào)制的概念 調(diào)制（modulation）就是對信號源的信息進行處理加到載波上，使其變?yōu)檫m合于信道傳輸....

剛參加工作那會，沒想過去讀源碼，更沒想過去改框架的源碼；總想著別人的框架應(yīng)該是完美的、萬能的，應(yīng)該不....

在大數(shù)據(jù)和人工智能盛行的今天，金融科技（Fintech）領(lǐng)域數(shù)據(jù)日益密集和敏感，在高頻交易、風險分析....

? 在嵌入式裸機編程中，作為一名初級的CODER。經(jīng)常要與CPU、內(nèi)存等打交道。CPU作為系統(tǒng)的動力....

有的時候需要查找一些官網(wǎng)的例程進行學習和參考，但是總感覺無從下手，今天就教大家怎么利用官網(wǎng)和Viva....

這是《創(chuàng)建 Vitis 加速平臺》系列的第 3 篇博文。在前文中，我們講解了如何創(chuàng)建硬件和軟件工程。....

JTAG可以控制（or hijack）所有IC的引腳。在圖片上，也許JTAG將使所有CPU引腳輸出，....

在工業(yè)領(lǐng)域應(yīng)用最多的應(yīng)該是485 232的電平標準，兩者各有優(yōu)缺點，成本低，使用也比較簡單，但是依然....

通用異步收發(fā)傳輸器（Universal Asynchronous Receiver/Transmit....

單粒子翻轉(zhuǎn)（Single-Event Upsets，SEU）指的是元器件受輻照影響引起電位狀態(tài)的跳變....

這里帶大家一起體驗一下Vivado 的ECO流程，以vivado自帶的Example Design為....

線程是CPU調(diào)度的最小單位(程序執(zhí)行流的最小單元)，它被包含在進程之中，是進程中的實際運作單元。一條....

要求一個同時具備設(shè)計面積最小、運行頻率最高是不現(xiàn)實的。更科學的設(shè)計目標應(yīng)該是在滿足設(shè)計時序要求（包括....

作為一名程序員，與計算機打交道的日子不計其數(shù)，不管你玩硬件還是做軟件，你的世界自然都少不了計算機最核....

ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯(lián)系這么密切？通過上面的介紹我們知道....

偶然看到一篇很干文章，整理分享給大家： 1 前言 直接存儲器訪問（Direct Memory Acc....

CPU的本體芯片被牢固安裝在封裝的中心。稱不上巧合的是CPU芯片的形狀同樣為矩形，所以我們就先來講一....