（1）查看綜合后的原語

在outflow .map是網(wǎng)表對FPGA資源的映射。比如gbuf,dspt等原語的是怎樣適配的，可以從這里找到。下面是一個乘加在原語上的映射情況。

（2）latch的檢查

如果使用了latch，在.map.out文件中會有提示：

WARNING:latchinferredfornet'c'(VERI-2580)WARNING:latchinferredfornet'o[1]'(VERI-2580)

latch警告，efinity會用Lut來實現(xiàn)latch效果，而且會非常占用LUT，所以要盡量避免使用它。

（3）編譯告警信息列表

在outflow 文件夾中會生成一個EFX.warn.log文件。當(dāng)我們遇到程序運行異?；蛘吣K被優(yōu)化時，可以查看該文件的指示信息。

（4）布線資源使用情況。

xxx.map.rpt文件

各個模塊布局布線后的資源使用情況 。

（5）時序約束生效檢查

在編譯完成后outflow文件夾<項目名>.place.out搜索“SDC”關(guān)鍵字可以查看相關(guān)的SDC約束是否被軟件忽略。

例如：由于添加了set_false_path之后時序問題依然存在，我就搜索sdc：56，因為我的約束在56行，發(fā)現(xiàn)了下面的提示。

WARNING : [SDC D:/FPGA_Prj/03_Ti60F225_DemoBoard/Prj_demo/13_carrychin_demo/carrychain/carrychain_prj_v2/carrychain_prj.pt.sdc:56] Unable to run 'set_false_path' constraint due to warnings found