當FPGA開發(fā)者需要做RTL和C/C++聯合仿真的時候，一些常用的方法包括使用MicroBlaze軟....
![的頭像]()
Hack電子 發(fā)表于 12-13 10:11
?3035次閱讀
在debug GT的時候，有時候需要讀出一些寄存器來分析。這篇文章介紹一種通過AXI4 Lite或者....
![的頭像]()
Hack電子 發(fā)表于 12-08 10:32
?1145次閱讀
編寫代碼容易，但編寫優(yōu)秀代碼卻是一項挑戰(zhàn)。采納基本編程原則是確保編寫高質量代碼的穩(wěn)妥途徑，無論軟件項....
![的頭像]()
Hack電子 發(fā)表于 12-05 11:28
?1549次閱讀
ILA Cross Triggering功能使得ILA核心之間、以及ILA核心與處理器（例如，AMD....
![的頭像]()
Hack電子 發(fā)表于 11-30 10:17
?1832次閱讀
自 20 世紀 70 年代誕生以來，以太網已成為局域網事實上的標準。多年來，其經歷了多項進步，以滿足....
![的頭像]()
Hack電子 發(fā)表于 10-31 11:07
?1639次閱讀
大多數 ADC、DAC 和其他混合信號器件數據手冊是針對單個 PCB 討論接地，通常是制造商自己的評....
![的頭像]()
Hack電子 發(fā)表于 10-20 14:37
?1023次閱讀
系統(tǒng)內的每個 PCB 至少應有完整的一層專用于接地層。理想情況下，雙面電路板的一面應完全用于接地層，....
![的頭像]()
Hack電子 發(fā)表于 10-18 15:50
?1249次閱讀
目前的信號處理系統(tǒng)一般需要混合信號器件，例如模數轉換器 (ADC)、數模轉換器 (DAC)和快速數字....
![的頭像]()
Hack電子 發(fā)表于 10-17 15:55
?4148次閱讀
平均通信效率低。SoC中采用基于獨占機制的總線架構，其各個功能模塊只有在獲得總線控制權后才能和系統(tǒng)中....
![的頭像]()
Hack電子 發(fā)表于 10-12 16:52
?4055次閱讀
FIFO緩存是介于兩個子系統(tǒng)之間的彈性存儲器，其概念圖如圖1所示。它有兩個控制信號，wr和rd，用于....
![的頭像]()
Hack電子 發(fā)表于 09-11 10:12
?1146次閱讀
奇偶校驗是一種簡單、實現代價小的檢錯方式，常用在數據傳輸過程中。對于一組并行傳輸的數據（通常為8比特....
![的頭像]()
Hack電子 發(fā)表于 09-05 10:40
?3408次閱讀
增量實現自從首次獲得支持以來，不斷升級演變，在此過程中已添加了多項針對性能和編譯時間的增強功能。它解....
![的頭像]()
Hack電子 發(fā)表于 09-04 10:07
?1272次閱讀
做FFT后，我們發(fā)現這三個時域上有巨大差異的信號，頻譜卻非常一致。尤其是下邊兩個非平穩(wěn)信號，我們從頻....
![的頭像]()
Hack電子 發(fā)表于 08-28 17:01
?576次閱讀
testbench是寫輸入激勵的，是一種驗證手段。
![的頭像]()
Hack電子 發(fā)表于 08-19 10:58
?951次閱讀
D觸發(fā)器結構如下圖所示，先有時鐘上升沿，然后才有D的值賦給Q，沒有上升沿Q值保持不變，時序邏輯在時鐘....
![的頭像]()
Hack電子 發(fā)表于 08-18 10:23
?2504次閱讀
相干就是信號相似的程度，下圖最上方波形與下面三個的相關性，主要考察頻率的相似性。
![的頭像]()
Hack電子 發(fā)表于 08-18 10:09
?2882次閱讀
Verilog規(guī)范對于一個好的IC設計至關重要。
![的頭像]()
Hack電子 發(fā)表于 08-17 10:14
?2066次閱讀
本篇博文旨在演示如何在 Zynq 設計中使用 Vitis 視覺庫函數 (remap) 作為 HLS ....
![的頭像]()
Hack電子 發(fā)表于 08-01 10:18
?1102次閱讀
半導體LSI的EDA模型之一是"IBIS模型"，完整稱為Input/OutputBuffer Inf....
![的頭像]()
Hack電子 發(fā)表于 07-14 10:10
?2989次閱讀
本文著重探討 HDIO OBUFT 和 IOBUF 用例。如果含三態(tài)控制 (OBUFT/IOBUF)....
![的頭像]()
Hack電子 發(fā)表于 07-12 10:04
?2215次閱讀
在HLS中用C語言實現8192點FFT，經過測試，實驗結果正確，但是時序約束不到100M的時鐘，應該....
![的頭像]()
Hack電子 發(fā)表于 07-11 10:05
?1506次閱讀
筆者在校的科研任務，需要用FPGA搭建OFDM通信系統(tǒng)，而OFDM的核心即是IFFT和FFT運算，因....
![的頭像]()
Hack電子 發(fā)表于 07-10 10:43
?1761次閱讀
FPGA實現除法的方法有幾種，比如直接用/來進行除法運算，調用IP核進行除法運算，但這兩種方式都有個....
![的頭像]()
Hack電子 發(fā)表于 07-04 10:03
?1791次閱讀
AMD宣布計劃在四年內投資高達 1.35 億美元，在愛爾蘭實現持續(xù)增長。
![的頭像]()
Hack電子 發(fā)表于 06-28 14:53
?626次閱讀
它用TensorFlow.js加載了一個10層的預訓練模型，相當于在你的瀏覽器上跑一個CNN模型，只....
![的頭像]()
Hack電子 發(fā)表于 06-28 14:47
?4548次閱讀
大多數FPGA程序員認為，高級工具總是發(fā)出更大的比特流，作為提高生產率的 "代價"。但是這總是真的嗎....
![的頭像]()
Hack電子 發(fā)表于 06-27 10:10
?948次閱讀
在固化時，會遇到找不到flash器件的問題，這里稍微作個總結: （針對xinlinx的芯片）。
![的頭像]()
Hack電子 發(fā)表于 06-21 10:06
?8445次閱讀
隨著PCI Express 6.0 于去年初完成，PCI-SIG 迅速開始著手開發(fā)下一代 PCIe ....
![的頭像]()
Hack電子 發(fā)表于 06-19 15:24
?2476次閱讀
11月3日，AMD 透露了其 RDNA 3 GPU 架構和 Radeon RX 7900 系列顯卡的....
![的頭像]()
Hack電子 發(fā)表于 06-12 10:14
?1840次閱讀
Verilog模塊之間的連接是通過模塊端口進行的。 為了給組成設計的各個模塊定義端口，我們必須對期望....
![的頭像]()
Hack電子 發(fā)表于 06-12 10:05
?1914次閱讀
工商網監(jiān)