N進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn) 一、用集成計(jì)數(shù)器可以實(shí)現(xiàn)任意進(jìn)制的計(jì)數(shù)器二、集成計(jì)數(shù)器控制功能的歸類三、集成計(jì)數(shù)器的級(jí)聯(lián)擴(kuò)展四、復(fù)位法組成任意進(jìn)制加法計(jì)數(shù)器五、置位法組成任意進(jìn)制加法計(jì)數(shù)器六
2008-07-05 13:41:26
在數(shù)字電子產(chǎn)品中,計(jì)數(shù)器是由一系列觸發(fā)器組成的時(shí)序邏輯電路。顧名思義,計(jì)數(shù)器用于計(jì)算輸入在負(fù)或正邊沿轉(zhuǎn)換中出現(xiàn)的次數(shù)。根據(jù)觸發(fā)觸發(fā)器的方式,計(jì)數(shù)器可以分為兩類:同步計(jì)數(shù)器和異步計(jì)數(shù)器。了解這兩種計(jì)數(shù)器的工作原理以及它們之間的區(qū)別。
2023-03-25 17:31:07
11617 
8位同步二進(jìn)制遞減計(jì)數(shù)器-74HC40103
2023-03-03 19:49:59
0 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器;同步復(fù)位-74HC_HCT163
2023-02-21 18:35:57
0 可預(yù)置同步BCD十進(jìn)制計(jì)數(shù)器;異步復(fù)位-74HC160
2023-02-20 20:05:50
4 雙4位同步二進(jìn)制計(jì)數(shù)器-74HC_HCT4520
2023-02-17 19:22:25
1 雙4位同步二進(jìn)制計(jì)數(shù)器-74HC_HCT4520_Q100
2023-02-17 19:22:15
0 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器;異步復(fù)位-74HC161
2023-02-16 21:10:17
1 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器;異步復(fù)位-74HC161_Q100
2023-02-16 21:10:00
1 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器;同步復(fù)位-74LVC163
2023-02-16 20:48:19
0 可預(yù)置同步 4 位二進(jìn)制向上/向下計(jì)數(shù)器-74HC_HCT193
2023-02-15 19:40:01
0 可預(yù)置同步 4 位二進(jìn)制向上/向下計(jì)數(shù)器-74HC191
2023-02-15 19:39:04
0 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器;異步復(fù)位-74LVC161
2023-02-15 19:23:09
0 本方案是一個(gè)基于 FPGA ?的十進(jìn)制計(jì)數(shù)器。共陽極 7 段顯示器上的 0 到 9 十進(jìn)制計(jì)數(shù)器,硬件在 Xilinx Spartan 6 FPGA 板上實(shí)現(xiàn)。
2022-12-20 14:52:25
2 構(gòu)建一個(gè)4位二進(jìn)制計(jì)數(shù)器,計(jì)數(shù)范圍從0到15(包括0和15),計(jì)數(shù)周期為16。同步復(fù)位輸入時(shí),將計(jì)數(shù)器重置為0。
2022-12-02 09:20:28
1762 二進(jìn)制編碼的十進(jìn)制是一個(gè)串行數(shù)字計(jì)數(shù)器,可計(jì)數(shù)十位數(shù)字,它會(huì)為每個(gè)新的時(shí)鐘輸入重置。由于它可以通過10種獨(dú)特的輸出組合,因此也被稱為“十進(jìn)制(BCD)計(jì)數(shù)器”。十進(jìn)制計(jì)數(shù)器可以計(jì)數(shù)0000、0001、0010、1000、1001、1010、1011、1110、1111、0000和0001等。
2022-10-31 16:25:37
11019 
1、了解時(shí)序電路的經(jīng)典設(shè)計(jì)方法(D觸發(fā)器、JK觸發(fā)器和一般邏輯門組成的時(shí)序邏輯電路)。
2、了解同步計(jì)數(shù)器,異步計(jì)數(shù)器的使用方法。
3、了解同步計(jì)數(shù)器通過清零阻塞法和預(yù)顯數(shù)法得到循環(huán)任意進(jìn)制
2022-07-10 14:37:37
15 CD4017 十進(jìn)制計(jì)數(shù)器的應(yīng)用實(shí)驗(yàn)
2022-05-11 16:58:25
47 計(jì)數(shù)器(Counter)由基本的計(jì)數(shù)單元和控制門所組成,是在數(shù)字系統(tǒng)中對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù),以實(shí)現(xiàn)測量、計(jì)數(shù)和控制功能,且兼有分頻功能的儀器。計(jì)數(shù)器按進(jìn)位制不同,分為二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器;按
2021-11-25 18:06:07
32 本文檔的主要內(nèi)容詳細(xì)介紹的是同步7進(jìn)制計(jì)數(shù)器的設(shè)計(jì)資料免費(fèi)下載。
2020-05-20 08:00:00
11 本文主要介紹了五款74ls190應(yīng)用電路圖。包括了60和100進(jìn)制計(jì)數(shù)器(遞增)電路,56進(jìn)制遞減計(jì)數(shù)器與100進(jìn)制遞減計(jì)數(shù)器電路和2位十進(jìn)制可加減計(jì)數(shù)器電路。
2018-05-28 16:18:11
54071 
本文主要介紹了74ls161分頻電路圖大全(脈沖分頻電路\同步加法計(jì)數(shù)器)。計(jì)數(shù)器又稱為分頻器。N進(jìn)制計(jì)數(shù)器的進(jìn)位輸出脈沖就是計(jì)數(shù)器輸入脈沖的N分頻。N進(jìn)制計(jì)數(shù)器可直接作為N分頻器。用同步加法計(jì)數(shù)器
2018-05-08 14:41:38
95799 
本文主要介紹了74ls163應(yīng)用電路圖大全(N進(jìn)制計(jì)數(shù)器\分頻電路\時(shí)鐘脈沖)。74LS163是(模16)四位二進(jìn)制同步計(jì)數(shù)器。該計(jì)數(shù)器能同步并行預(yù)置數(shù)據(jù),同步清零,具有清零、置數(shù)、計(jì)數(shù)和保持四種
2018-05-08 14:27:23
51924 
本文主要介紹了74ls163實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器。74LS163是集成4位二進(jìn)制加法計(jì)數(shù)器,功能表如表1所示。其中CLK為時(shí)鐘脈沖輸入端、ENP及ENT為計(jì)數(shù)控制端、LOAD為同步預(yù)置數(shù)控制端、CLR
2018-05-08 12:10:14
78487 
本文首先介紹了計(jì)數(shù)器種類與應(yīng)用,其次介紹了74LS160并行置零法設(shè)計(jì)24進(jìn)制計(jì)數(shù)器電路圖,最后介紹了74ls162設(shè)計(jì)24進(jìn)制計(jì)數(shù)器原理電路圖。
2018-05-08 11:46:43
54648 計(jì)數(shù)器在數(shù)字系統(tǒng)中應(yīng)用廣泛,如在電子計(jì)算機(jī)的控制器中對(duì)指令地址進(jìn)行計(jì)數(shù),以便順序取出下一條指令,在運(yùn)算器中作乘法、除法運(yùn)算時(shí)記下加法、減法次數(shù),又如在數(shù)字儀器中對(duì)脈沖的計(jì)數(shù)等等。本文為大家介紹74LS290組成的十進(jìn)制計(jì)數(shù)器。
2018-01-25 14:52:47
25181 
74LS290為異步二-五-十進(jìn)制加法計(jì)數(shù)器。本文為大家介紹74ls290構(gòu)成31進(jìn)制計(jì)數(shù)器電路。
2018-01-25 14:36:39
16924 
本文主要介紹了74ls160構(gòu)成24進(jìn)制計(jì)數(shù)器電路設(shè)計(jì)。本設(shè)計(jì)采用異步清零。由兩片十進(jìn)制同步加法計(jì)數(shù)器74LS160和一片與非門74LS00以及相應(yīng)的電阻開關(guān)組成。由外加送來的計(jì)數(shù)脈沖送入兩個(gè)計(jì)數(shù)器
2018-01-18 15:43:05
145644 
本文主要介紹了74ls160十進(jìn)制計(jì)數(shù)器電路的設(shè)計(jì)與實(shí)現(xiàn)。74LS160是二~十進(jìn)制同步可預(yù)置計(jì)數(shù)器,1腳Cr為清零端,低電平有效.2腳CP為時(shí)鐘脈沖輸人端,上升沿觸發(fā).3~6V腳D1一D4為數(shù)據(jù)
2018-01-18 15:14:45
182091 
本文主要介紹了74LS161集成計(jì)數(shù)器電路(2、3、4、6、8、10、60進(jìn)制計(jì)數(shù)器)。74LS161是4位二進(jìn)制同步計(jì)數(shù)器,該計(jì)數(shù)器能同步并行預(yù)置數(shù)據(jù),具有清零置數(shù),計(jì)數(shù)和保持功能,具有進(jìn)位輸出端
2018-01-18 10:56:39
324594 
本文為大家?guī)砣N5進(jìn)制計(jì)數(shù)器設(shè)計(jì)方案。
2018-01-17 15:51:48
56298 
74ls161為二進(jìn)制同步計(jì)數(shù)器,具有同步預(yù)置數(shù)、異步清零以及保持等功能。兩片74ls161可設(shè)計(jì)一個(gè)24進(jìn)制計(jì)數(shù)器。
2018-01-16 15:30:46
110315 
本文介紹了74ls161的引腳圖及功能和應(yīng)用74ls161的60進(jìn)制同步加法計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器。
2018-01-02 15:13:02
534630 
60進(jìn)制計(jì)數(shù)器,由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級(jí)聯(lián)構(gòu)成,且都包含有基本的十進(jìn)制計(jì)數(shù)器,從設(shè)計(jì)簡便考慮,芯片選擇同步十進(jìn)制計(jì)數(shù)器
2017-12-22 13:55:48
148134 
針對(duì)任意進(jìn)制(N進(jìn)制)計(jì)數(shù)器的設(shè)計(jì)目的,采用反饋復(fù)零法對(duì)基于同步十進(jìn)制計(jì)數(shù)器7415160進(jìn)行設(shè)計(jì),分別采用異步清零法實(shí)現(xiàn)了6進(jìn)制計(jì)數(shù)器和同步置數(shù)法實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器的設(shè)計(jì),通過應(yīng)用EWB軟件對(duì)所設(shè)
2017-12-21 17:08:37
60783 
討論,但各文獻(xiàn)側(cè)重于多次置數(shù)控制方法的實(shí)現(xiàn)以及側(cè)重multsim仿真軟件的應(yīng)用。因此義中主要討論的是利用已有集成計(jì)數(shù)器設(shè)計(jì)任意計(jì)數(shù)器時(shí),其實(shí)現(xiàn)途徑的靈活性與多樣性問題。文中以2片74290實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器為例,詳細(xì)分析其實(shí)現(xiàn)
2017-11-09 16:36:16
81 CD4518/CC4518是二、十進(jìn)制(8421編碼)同步加計(jì)數(shù)器,內(nèi)含兩個(gè)單元的加計(jì)數(shù)器,其功能表如真值表所示。每單個(gè)單元有兩個(gè)時(shí)鐘輸入端CLK和EN,可用時(shí)鐘脈沖的上升沿或下降沿觸發(fā)。由表可知
2017-11-07 10:36:53
24302 
約翰遜MC14017B是五級(jí)十進(jìn)制計(jì)數(shù)器內(nèi)置代碼轉(zhuǎn)換器。 高速運(yùn)行和約翰遜spike-free輸出是通過使用十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。 十個(gè)解碼輸出通常是低,只在適當(dāng)?shù)氖?b style="color: red">進(jìn)制時(shí)間走高。 輸出的正向變化的時(shí)鐘脈沖。 這部分可用于分頻應(yīng)用程序以及十進(jìn)制計(jì)數(shù)器或十進(jìn)制譯碼顯示應(yīng)用程序。
2017-04-06 09:03:48
28 提出一種基于Proteus 軟件的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。以74LS163 集成計(jì)數(shù)器為基礎(chǔ),用置數(shù)法設(shè)計(jì)了兩種48 進(jìn)制計(jì)數(shù)器,采用Proteus 軟件對(duì)計(jì)數(shù)器進(jìn)行仿真。結(jié)果表明,Proteus 軟件具有實(shí)現(xiàn)48 進(jìn)制計(jì)數(shù)器的功能。仿真圖像清晰,能快速準(zhǔn)確地驗(yàn)證設(shè)計(jì)結(jié)果。
2016-07-29 18:53:03
24 集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)
2016-06-08 14:28:43
15 關(guān)于FPGA的資料,包括很多有用的東西,在EDA實(shí)驗(yàn)4-10進(jìn)制計(jì)數(shù)器。
2016-05-05 15:43:18
0 數(shù)字電子技術(shù)--中規(guī)模集成計(jì)數(shù)器及其應(yīng)用--同步、異步二五十進(jìn)制計(jì)數(shù)器-PPT
2016-03-22 14:33:06
1 計(jì)數(shù)器是一種重要的時(shí)序邏輯電路,廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ),用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器,并
2012-03-20 10:21:38
95 基于探索MSI可編程同步二進(jìn)制加法計(jì)數(shù)器74LS161改變應(yīng)用方向進(jìn)行功能擴(kuò)展的目的,采用邏輯修改的方法給出了在二進(jìn)制計(jì)數(shù)的基礎(chǔ)上實(shí)現(xiàn)循環(huán)碼計(jì)數(shù)的設(shè)計(jì)方法,即以74LS161已有的狀態(tài)
2012-02-29 11:55:13
115 計(jì)數(shù)器是數(shù)字邏輯系統(tǒng)中的基本部件,它是數(shù)字系統(tǒng)中用得最多的時(shí)序邏輯電路,本文主要闡述了用中規(guī)模集成計(jì)數(shù)器設(shè)計(jì)任意進(jìn)制同步加法計(jì)數(shù)器的設(shè)計(jì)思想,并對(duì)設(shè)計(jì)方法和步驟作
2012-02-28 11:41:43
6157 
C187是由5級(jí)計(jì)數(shù)單元數(shù)組成的約翰遜編碼計(jì)數(shù)器,它本身帶有譯碼器.約翰遜計(jì)數(shù)器實(shí)質(zhì)上是一種串行移位寄存器,將末級(jí)的Q輸出反饋到第一級(jí)的輸入D而構(gòu)成的,主要特
2010-10-19 16:19:54
2379 
C186是任意進(jìn)制串行計(jì)數(shù)器,所謂任意進(jìn)制,即在進(jìn)行計(jì)數(shù)或分頻時(shí),不需外加門電路,依靠本身管腳引出線的
2010-10-19 16:09:24
1361 
C183與C180基本上是一樣的,不同的僅是計(jì)數(shù)碼制不同,C180是2-10進(jìn)制,C183是四位二進(jìn)制.C183的管腳外引線排列和功用
2010-10-19 15:48:59
1042 
C182可預(yù)置數(shù)1/N計(jì)數(shù)器基本上是一個(gè)減法計(jì)數(shù)器,均由四個(gè)"T"型觸發(fā)器和附加控制門組成,具有級(jí)連N個(gè)計(jì)數(shù)器
2010-10-19 15:23:07
963 
C181是雙時(shí)鐘2-10進(jìn)制可預(yù)置可逆計(jì)數(shù)器.所謂雙時(shí)鐘是指計(jì)數(shù)器的加法計(jì)數(shù)時(shí)鐘和減法計(jì)數(shù)時(shí)鐘各有它自身的輸入
2010-10-19 15:16:06
814 
圖中所示是用C180 2-10進(jìn)制同步加法計(jì)數(shù)器組成的時(shí)基分頻器(多級(jí)串行計(jì)數(shù))線路.圖中晶體振蕩器采用振蕩頻率為
2010-10-19 15:03:29
1511 
T217是2-10進(jìn)制同步可預(yù)置可逆計(jì)數(shù)器,能同時(shí)作加法計(jì)數(shù)和減法計(jì)數(shù).它的主要電參數(shù)為:電源電流ICC小于100MA,計(jì)數(shù)
2010-10-19 14:41:30
811 
T216是2-10進(jìn)制同步可預(yù)置計(jì)數(shù)器,它的電源電流ICC小于94MA,計(jì)數(shù)工作頻率約為10MHZ,CP到輸出的平均延遲時(shí)間小于45NS,
2010-10-19 14:33:22
775 
T215是2-16進(jìn)制同步可預(yù)置可逆計(jì)數(shù)器.它能同時(shí)作加法計(jì)數(shù)和減法計(jì)數(shù).它的主要電參數(shù)為:電源電流ICC小于100M
2010-10-19 14:09:21
1197 
T214 2-16進(jìn)制同步可預(yù)置計(jì)數(shù)器,它主主要電參數(shù)是:電源電流ICC小于94MA,計(jì)數(shù)工作頻率FM>10MHZ,CP到輸出的平均延遲
2010-10-19 13:51:41
1388 
十進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器原理是什么?
二進(jìn)制計(jì)數(shù)器具有電路結(jié)構(gòu)簡單、運(yùn)算方便等特點(diǎn),但是日常生活中我們所接觸的大部分都是十進(jìn)制數(shù),特
2010-03-08 13:19:54
23684 什么是二進(jìn)制計(jì)數(shù)器,二進(jìn)制計(jì)數(shù)器原理是什么?
計(jì)數(shù)器是數(shù)字系統(tǒng)中用得較多的基本邏輯器件。它不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù),還可以實(shí)現(xiàn)
2010-03-08 13:16:34
29984 計(jì)數(shù)器的同步擴(kuò)展
2010-01-12 13:57:16
919 
同步二進(jìn)制計(jì)數(shù)器
1. 同步與異步二進(jìn)制加法計(jì)數(shù)器比較態(tài)序表和工作波形一樣電路結(jié)構(gòu)不同: 異步二進(jìn)制加法
2009-09-30 18:37:29
10744 
135卷片報(bào)位器電路(由計(jì)數(shù)器C180和TWH8751組成)
如圖所示為135卷片報(bào)位電路。該電路主要由計(jì)數(shù)
2009-09-28 10:20:30
763 
T1192型同步十進(jìn)制可逆計(jì)數(shù)器
2009-09-24 11:10:59
1292 
8421碼同步十進(jìn)制遞增計(jì)數(shù)器
2009-09-24 11:09:34
5844 
64進(jìn)制計(jì)數(shù)器
64進(jìn)制計(jì)數(shù)器由兩個(gè)
2009-09-16 15:54:01
3909 
24進(jìn)制計(jì)數(shù)器電路
在百進(jìn)制基礎(chǔ)上,采用反饋歸零法即可組成二十四進(jìn)制計(jì)數(shù)器。計(jì)數(shù)范圍為0~23,24為過渡狀態(tài),當(dāng)高位計(jì)數(shù)至2、低位計(jì)數(shù)至4
2009-09-16 15:50:29
19522 
百進(jìn)制計(jì)數(shù)器電路
將兩塊74LS290進(jìn)行級(jí)聯(lián),組成的百進(jìn)制計(jì)數(shù)器如圖12.8所示。
2009-09-16 15:47:50
5541 
TTL 二進(jìn)制同步可逆計(jì)數(shù)器
2009-08-03 09:05:53
26
步進(jìn)開關(guān)作為十進(jìn)制計(jì)數(shù)器電路圖
2009-06-30 13:08:13
867 
100進(jìn)制計(jì)數(shù)器一、 實(shí)驗(yàn)?zāi)康模?、 熟悉MAX+PLUS環(huán)境的基本操作。2、 掌握VHDL和原理圖的設(shè)計(jì)輸入方式。3、 設(shè)計(jì)100進(jìn)制計(jì)數(shù)器。二、&
2009-06-28 00:07:21
7414
電源二進(jìn)制計(jì)數(shù)器電路圖
2009-06-26 13:16:13
909 
第二十五講 同步計(jì)數(shù)器
7.3.2 同步計(jì)數(shù)器一、同步二進(jìn)制計(jì)數(shù)器1.同步二進(jìn)制加法計(jì)數(shù)器JK觸發(fā)器組成的4位同步二進(jìn)制加法
2009-03-30 16:28:45
7879 
74LS160構(gòu)成的100進(jìn)制同步加法計(jì)數(shù)器由圖可看出:低位片CT74LS160(1)在計(jì)到9以前,其進(jìn)位輸出CO=Q3Q0=0,高位片CT
2009-03-30 15:35:16
22438 
兩片4位二進(jìn)制數(shù)加法計(jì)數(shù)器74LS161級(jí)聯(lián)成五十進(jìn)制計(jì)數(shù)器。
2009-03-28 10:10:23
33045 
2-10進(jìn)制譯碼電路圖
2008-12-22 02:32:10
623 
同步計(jì)數(shù)器的應(yīng)用:詳細(xì)介紹CD40161芯片.
2008-12-17 14:33:18
918 
WML36 180G型無刷電機(jī)控制器電路圖線路圖
2008-11-08 14:12:58
2148 
100進(jìn)制計(jì)數(shù)器
異步級(jí)聯(lián)法組成的100進(jìn)制計(jì)數(shù)器
定義集成計(jì)數(shù)器的高低位,1#芯片為低位(相當(dāng)
2008-07-05 14:25:17
5412 
我們可以采用具有保持功能的同步集成計(jì)數(shù)器(如74LS160)組成同步計(jì)數(shù)器,電路如圖3-4所示。在160計(jì)數(shù)器中當(dāng)S1=S2
2008-07-05 14:17:49
4236 
在具有同步復(fù)位功能的集成計(jì)數(shù)器中使用復(fù)位法(同步復(fù)位法),和在具有異步復(fù)位功能的集成計(jì)數(shù)器中使用復(fù)位法(異步復(fù)位法)是有區(qū)別的。這是由同步復(fù)位功能與異步
2008-07-05 14:13:15
9919 
用16進(jìn)制計(jì)數(shù)器先級(jí)聯(lián)后預(yù)置數(shù)構(gòu)成的63
2008-07-05 13:54:55
2733 
45進(jìn)制計(jì)數(shù)器,芯片有:
2008-06-30 00:14:21
4068 
計(jì)數(shù)器級(jí)聯(lián)時(shí)的時(shí)鐘構(gòu)成方式可以采用同步時(shí)鐘,也可以采用異
2008-06-30 00:03:32
11061 
60進(jìn)制計(jì)數(shù)器,由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級(jí)聯(lián)構(gòu)成,且都包含有基本的
2008-06-30 00:00:41
15300 
十進(jìn)制計(jì)數(shù)器工作原理
同二進(jìn)制計(jì)數(shù)器相比,十進(jìn)制計(jì)數(shù)器較為復(fù)雜。分析步驟一般是:
2008-01-21 13:15:22
27668 
4位二進(jìn)制同步計(jì)數(shù)器74LS161引腳圖及功能表
4位二進(jìn)制同步計(jì)數(shù)器74LS161
 
2007-11-22 12:51:59
50388 
十進(jìn)制計(jì)數(shù)器
二進(jìn)制計(jì)數(shù)器具有電路結(jié)構(gòu)簡單、運(yùn)算方便等特點(diǎn),但是日常生活中我們所接觸的大部分都是十進(jìn)制數(shù),特別是當(dāng)二進(jìn)制數(shù)的位數(shù)較多時(shí),閱讀非常困難,還
2007-06-20 13:46:05
3559
評(píng)論