設(shè)計(jì)并實(shí)現(xiàn)了一種bipolar工藝下的高精度帶隙基準(zhǔn)電路，通過(guò)Hspice驗(yàn)證，具有2.28×10-6 K-1的溫度系數(shù)，在△V=10V的寬電源電壓幅度范圍作用下，具有1.2mV/V電源抑制特性及直流PSRR=79dB的高電源抑制比。

　　引言

　　電壓基準(zhǔn)廣泛地應(yīng)用在模擬電路中，在A/D、D/A的集成電路設(shè)計(jì)中，也需要基準(zhǔn)來(lái)確定其輸入或輸出的全程范圍。隨著電路系統(tǒng)的不斷復(fù)雜化，對(duì)基準(zhǔn)源的要求也越來(lái)越高。盡管MOS器件的許多參數(shù)已被考慮用于基準(zhǔn)產(chǎn)生，但雙極電路，因其晶體管的特征參數(shù)具有最好的重復(fù)性，并能提供正溫度系數(shù)和負(fù)溫度系數(shù)的、嚴(yán)格定義的量，形成了此類電路的核心。由于基準(zhǔn)源的精度與溫度有關(guān)，提高精度必須降低溫度系數(shù)。因此本文采用溫度補(bǔ)償及負(fù)反饋的方法，大大的降低了基準(zhǔn)電壓的溫度系數(shù)，并且在寬電源電壓幅度范圍作用下，使其仍具有很好的電源抑制特性和很高的電源抑制比PSRR（Power-Supply RejectiON Ratio）。

　　帶隙基準(zhǔn)源原理

　　基準(zhǔn)是直流量，它與電源的關(guān)系很小，與溫度和工藝有一定的關(guān)系。由于基準(zhǔn)源的精度與溫度有關(guān)，提高精度必須降低溫度系數(shù)。采用溫度補(bǔ)償?shù)姆椒ǎ丛跍囟葏^(qū)域內(nèi)找到一點(diǎn)，使得基準(zhǔn)源的輸出在該點(diǎn)的溫度導(dǎo)數(shù)為零，只要此點(diǎn)選取合適，就能獲得較小的溫度系數(shù)。

　　圖1為帶隙基準(zhǔn)源的原理示意圖。

　　圖1 帶隙基準(zhǔn)源的原理示意圖

　　利用熱電壓VT的正溫度系數(shù)與雙極型晶體管B、E結(jié)電壓VBE的負(fù)溫度系數(shù)相互補(bǔ)償，以減小溫度漂移。其中VBE的溫度系數(shù)在室溫時(shí)大約為-2mV/°C。而熱電壓VT=KT/q，其溫度系數(shù)在室溫時(shí)大約為+0.086mV/°C。將電壓VT乘以常數(shù)K以后與電壓VBE相加，便可得輸出電壓VREF為：

　　將式（1）兩端同時(shí)對(duì)溫度T求微分，并將VBE和VT的溫度系數(shù)值代入，令等式值為零，就可求得K的值，它使得帶隙基準(zhǔn)電壓的溫度系數(shù)值在理論上為零。由于VT與電源值無(wú)關(guān)，而VBE受電源變化的影響極小，故VREF受電源的影響也很小。

　　高精度帶隙基準(zhǔn)電路

　　等效電路結(jié)構(gòu)與分析

　　圖2為文本文介紹的一種雙極帶隙基準(zhǔn)電路的等效電路圖。

　　圖2 帶隙基準(zhǔn)電路的等效電路圖

　　此帶隙基準(zhǔn)電路基本工作原理是通過(guò)負(fù)反饋，保證穩(wěn)定的輸出電壓。在電路中，雙極型晶體管Q2提供發(fā)射極偏壓為VBE，由取樣電阻R2上的電壓mVREF產(chǎn)生了nVT，其中n/m=K。由以上分析知，選擇適當(dāng)K，可使兩個(gè)電壓的溫度漂移相互抵消，即令：

　　其中：?????

　　將式（3）、（4）代入式（2），有：

　　即理論值K≈26.23，從而由式（1）得到了在某一溫度下溫度系數(shù)為零的基準(zhǔn)電壓。當(dāng)然由于不同工藝下的VBE的負(fù)溫度系數(shù)有很大的差別，K的實(shí)際值略有不同。

　　此電路中的運(yùn)放與常規(guī)運(yùn)放的不同之處在于其輸入差分對(duì)尺寸不同，故亦可理解成為加入一失調(diào)電壓。當(dāng)電阻R2上的電壓等于此失調(diào)電壓時(shí)，運(yùn)放處于平衡狀態(tài)。當(dāng)輸出電壓增加時(shí)，R2上的電壓增加，差分信號(hào)增大，運(yùn)放輸出電壓升高，輸出電流減小以抑制輸出電壓的上升；同時(shí)，當(dāng)輸出電壓減小時(shí)，差分信號(hào)減小，運(yùn)放輸出電壓降低，輸出電流增大以抑制輸出電壓的下降，從而達(dá)到穩(wěn)定輸出電壓的目的。下文將作對(duì)此詳細(xì)討論。

　　實(shí)際電路結(jié)構(gòu)與分析

　　圖3為本文介紹的雙極帶隙基準(zhǔn)電路的實(shí)際電路圖。

　　圖3 高精度帶隙基準(zhǔn)電路的實(shí)際電路圖

　　基準(zhǔn)源中的運(yùn)放AREF由四級(jí)組成，輸入級(jí)為差分對(duì)輸入，經(jīng)過(guò)兩級(jí)射隨后，最后經(jīng)過(guò)一級(jí)反向放大輸出。晶體管Q7、Q8、Q9構(gòu)成威爾遜電流源，作為差分對(duì)的有源負(fù)載，同時(shí)完成雙端輸入到單端輸出的轉(zhuǎn)換。威爾遜電流源具有大的動(dòng)態(tài)內(nèi)阻，并且輸出電流受β的影響也大大減小，在設(shè)計(jì)中選用它使基準(zhǔn)電壓的溫度系數(shù)有了極大改善。

　　下面以電流關(guān)系來(lái)闡述此電路補(bǔ)償原理。在圖3中，用ixn表示電流，當(dāng)x為C、B、E時(shí)，表示流經(jīng)三極管Qn的集電極、基極、發(fā)射極的電流；當(dāng)x為R時(shí)，表示流經(jīng)電阻Rn的電流。通過(guò)分析可以得到：

　　其中i B4、i E5 、i R4為定值，即i C6與i R5、i C4與i B1同方向變化。當(dāng)該電路處于平衡態(tài)時(shí)，i C5也為定值，繼而有：i B4 → i R4 → i B1 → i C1皆為定值。當(dāng)溫度降低時(shí)，有以下關(guān)系：

　　由式（8）可以看出，當(dāng)溫度降低時(shí)，此電路通過(guò)負(fù)反饋可以使得輸出基準(zhǔn)電壓保持穩(wěn)定。 同理，當(dāng)溫度升高時(shí)，此電路通過(guò)負(fù)反饋也能使得輸出基準(zhǔn)電壓保持穩(wěn)定。

　　設(shè)計(jì)該電路中運(yùn)放輸入差分對(duì)的兩個(gè)晶體管發(fā)射結(jié)面積不對(duì)稱，A10＝6A11，則反向飽和電流的關(guān)系為IBES10＝6IBES11。當(dāng)IE10＝IE11時(shí)，電路處于平衡狀態(tài)。C1、C2用于相位補(bǔ)償。由晶體管的原理可知：

　　因此，為獲得平衡狀態(tài)，由以上條件可得：

　　由于基準(zhǔn)源中的電阻網(wǎng)絡(luò)與運(yùn)放形成負(fù)反饋，運(yùn)放的差分輸入電壓（V- -V+ ）由輸出電壓VREF的反饋網(wǎng)絡(luò)決定。即平衡狀態(tài)下，電阻R2兩端的電壓為VTLn6，故有：

　　比較（1）和（8）可知：

　　K=23.06，跟理論值非常接近，其偏差是由于計(jì)算時(shí)沒(méi)有考慮電阻的非線性溫度系數(shù)所致。

　　在實(shí)際電路中，為了提高基準(zhǔn)電壓的精確度，還對(duì)電阻R2和R3用調(diào)節(jié)腳進(jìn)行調(diào)節(jié)。這樣，即使實(shí)際工藝有一定偏差，也可以在一定范圍內(nèi)對(duì)基準(zhǔn)電壓進(jìn)行調(diào)節(jié)。