采用通用微處理器實(shí)現(xiàn)密碼算法雖然靈活性好，但性能不佳，實(shí)現(xiàn)速度也較慢。而采用專(zhuān)用ASIC針對(duì)特定密碼算法進(jìn)行加速，靈活性不高。RISC結(jié)構(gòu)密碼專(zhuān)用微處理器設(shè)計(jì)是面向通用微處理器與高效密碼處理器的結(jié)合，在RISC結(jié)構(gòu)中整合了一個(gè)密碼運(yùn)算單元，并且這些運(yùn)算單元是基于可重構(gòu)的，對(duì)它配置不同的信息可以完成不同的算法，該運(yùn)算單元與算術(shù)運(yùn)算單元ALU并行工作，并訪(fǎng)問(wèn)同一個(gè)寄存器文件[1]。RISC體系結(jié)構(gòu)作為計(jì)算機(jī)設(shè)計(jì)策略的一種類(lèi)型己愈來(lái)愈多地應(yīng)用于計(jì)算機(jī)的體系設(shè)計(jì)中。RISC結(jié)構(gòu)的指令系統(tǒng)中，采用大量的寄存器——寄存器操作指令，但只有l(wèi)oad／store指令可以訪(fǎng)問(wèn)內(nèi)存。從內(nèi)存中取出的數(shù)據(jù)要送到寄存器，在寄存器之間對(duì)數(shù)據(jù)進(jìn)行快速處理，從而避免了由于頻繁訪(fǎng)問(wèn)內(nèi)存而降低執(zhí)行速度[2]。RISC指令尋址模式和指令操作都相對(duì)簡(jiǎn)單，這雖然有利于簡(jiǎn)化微結(jié)構(gòu)實(shí)現(xiàn)，但是在進(jìn)行大量數(shù)據(jù)流處理特別是密碼運(yùn)算時(shí)，由于它需要存儲(chǔ)較多的數(shù)據(jù)，所以必須頻繁地利用load／store指令控制數(shù)據(jù)的進(jìn)出，這需要占用較多的指令和較多的時(shí)鐘周期。因此，針對(duì)上述問(wèn)題，本文在32位RISC密碼專(zhuān)用微處理器中設(shè)計(jì)了一個(gè)專(zhuān)用存儲(chǔ)單元用來(lái)存放密碼運(yùn)算的相關(guān)數(shù)據(jù)，在密碼運(yùn)算時(shí)可以對(duì)其直接訪(fǎng)問(wèn)，大大減少了指令條數(shù)，提高了密碼運(yùn)算效率。

1 應(yīng)用分析

通過(guò)對(duì)DES、RIJNDAEL、SERPENT、RC6、IDEA等分組密碼算法的分析，很多不同分組密碼算法具有相同或相似的基本操作運(yùn)算，或者說(shuō)，同一基本操作運(yùn)算在不同的算法中出現(xiàn)的頻率也不相同，如表1所示。

在表1所示常見(jiàn)操作中：S盒變換需要用到查找表LUT數(shù)據(jù)，算法不同，S盒查找表的大小也不相同，例如，DES是8個(gè)6～4的查找表，AES是1個(gè)8～8的查找表；位置換操作需要用到相關(guān)的控制信息，不同的置換其控制信息也不相同，例如，DES算法就用到了六種置換的控制信息；有限域乘法運(yùn)算中需要對(duì)不可約多項(xiàng)式和乘數(shù)多項(xiàng)式進(jìn)行配置；密碼運(yùn)算中還有密鑰及運(yùn)算生成的子密鑰數(shù)據(jù)。由此可見(jiàn)，密碼運(yùn)算中需要存儲(chǔ)大量的不同類(lèi)型的數(shù)據(jù)，每種數(shù)據(jù)的存儲(chǔ)量大小也各不相同。這就決定了基于RISC結(jié)構(gòu)的密碼專(zhuān)用微處理器需要具有較靈活的存儲(chǔ)結(jié)構(gòu)。

因此，為了提高密碼運(yùn)算的執(zhí)行效率，在密碼微處理器中可以設(shè)計(jì)一個(gè)內(nèi)部的專(zhuān)用存儲(chǔ)單元，用來(lái)存儲(chǔ)密鑰和一些特定的配置數(shù)據(jù)。對(duì)專(zhuān)用存儲(chǔ)單元的訪(fǎng)問(wèn)要結(jié)合密碼運(yùn)算單元的特點(diǎn)才能具有較好的靈活性。因此在本設(shè)計(jì)中，微處理器完成密碼運(yùn)算時(shí)使用專(zhuān)用存儲(chǔ)單元，而完成其他運(yùn)算時(shí)則使用數(shù)據(jù)存儲(chǔ)器。這樣，既具有了其專(zhuān)用性又保留了其通用性，能夠高效地實(shí)現(xiàn)密碼算法[3]。

2 專(zhuān)用存儲(chǔ)單元的設(shè)計(jì)

2.1 整體結(jié)構(gòu)

密碼專(zhuān)用微處理器在支持原load指令和store指令訪(fǎng)問(wèn)數(shù)據(jù)存儲(chǔ)單元的基礎(chǔ)上，硬件上又加入了專(zhuān)用存儲(chǔ)單元的訪(fǎng)問(wèn)邏輯。專(zhuān)用存儲(chǔ)單元與數(shù)據(jù)存儲(chǔ)單元分離獨(dú)立地存儲(chǔ)相應(yīng)的數(shù)據(jù)，這樣就減少了大量RISC結(jié)構(gòu)中難以避免的寄存器與存儲(chǔ)單元交換數(shù)據(jù)的指令[4]。密碼專(zhuān)用微處理器的整體結(jié)構(gòu)如圖1所示。

專(zhuān)用存儲(chǔ)單元放置于IF/ID極間寄存器之后，在進(jìn)行密碼運(yùn)算時(shí)，操作數(shù)從寄存器堆中取出，對(duì)于密碼運(yùn)算的配置信息，則從專(zhuān)用存儲(chǔ)單元中取出直接進(jìn)入IU運(yùn)算單元完成配置。

專(zhuān)用存儲(chǔ)單元共分為三個(gè)模塊：S盒模塊、密鑰模塊、bit置換和有限域模塊，每一個(gè)模塊又由一些地址位寬和數(shù)據(jù)位寬各不相同的RAM組成,如圖2所示。

圖2中，存放S盒LUT數(shù)據(jù)部分由8個(gè)28×8的RAM構(gòu)成，存放密鑰部分由1個(gè)27×32的RAM構(gòu)成，存放置換和有限域配置信息部分由6個(gè)24×32的RAM構(gòu)成。三個(gè)存儲(chǔ)模塊統(tǒng)一編址，對(duì)于S盒存儲(chǔ)模塊前2bit進(jìn)行譯碼，后8bit進(jìn)行尋址;對(duì)于密鑰存儲(chǔ)模塊前3bit進(jìn)行譯碼，后7bit進(jìn)行尋址;對(duì)于存儲(chǔ)置換和有限域模塊，前6bit進(jìn)行譯碼，后4bit進(jìn)行尋址。訪(fǎng)問(wèn)專(zhuān)用存儲(chǔ)單元時(shí)由Opcode及指令字中其他字段參加譯碼來(lái)控制對(duì)不同數(shù)據(jù)的訪(fǎng)問(wèn)。

2.2 S盒存儲(chǔ)模塊

通過(guò)對(duì)DES、AES、IDEA等41種分組密碼算法分析可知，有30種算法使用了S盒替代操作，共計(jì)十種不同類(lèi)型的S盒，十種S盒中為二種以上不同算法所使用的僅有4×4、6×4、8×8、8×32 四種S盒，其他六種不同類(lèi)型的S盒查表操作可以采用以上四種S盒查表操作或邏輯運(yùn)算實(shí)現(xiàn)[5]。本設(shè)計(jì)的S盒實(shí)現(xiàn)方式是基于查找表LUT（Look Up Table）的實(shí)現(xiàn)方式，將S盒查找表存儲(chǔ)在RAM中，操作數(shù)作為讀地址。這種方法占用較多存儲(chǔ)單元，但運(yùn)算速度快，最主要的是它具有可配置性，能滿(mǎn)足當(dāng)前多種密碼運(yùn)算的需要，并且不進(jìn)行配置時(shí)它本身不帶有任何算法信息，使得本身更具有安全性。S盒電路結(jié)構(gòu)如圖3所示。

S盒代替電路在設(shè)計(jì)上考慮支持8×8、8×32、4×4、6×4四種查表模式，采用RAM組的設(shè)計(jì)方式，為支持32bit的數(shù)據(jù)路徑，采用了4個(gè)雙端口28×8的RAM組并聯(lián)電路，即2個(gè)28×8的RAM構(gòu)成一個(gè)RAM組。

2.3 密鑰存儲(chǔ)模塊