基于eFPGAsim的電機(jī)硬件在環(huán)測(cè)試系統(tǒng)，是面向電驅(qū)HIL測(cè)試的高精度FPGA的解決方案，利用最新的eHS （Electric Hardware Solver）技術(shù)實(shí)現(xiàn)，在獲得基于FPGA片上仿真
2017-08-09 10:52:21
3639 
利用FPGA可重復(fù)編程的特性，通過脫機(jī)配置，建立BIST邏輯，即使由于線路被操作系統(tǒng)的重新配置而令BIST結(jié)構(gòu)消失，可測(cè)性也可實(shí)現(xiàn)。本文給出一種基于BIST利用ORCA（Optimized
2018-11-28 09:02:005013 
芯片才能實(shí)現(xiàn)，具體哪些系列能實(shí)現(xiàn)哪種配置方式如下圖所示： 圖1 本質(zhì)上來說，無論是JTAG還是ICAP或者M(jìn)CAP以及其它FPGA的配置方式，目的都是配置FPGA的邏輯。MCAP是通過PCIE來實(shí)現(xiàn)
2021-01-03 09:20:005347 
本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試。SRAM是一種非易失性存儲(chǔ)器，具有高速讀取和寫入的特點(diǎn)。在FPGA中實(shí)現(xiàn)SRAM讀寫測(cè)試，包括設(shè)計(jì)SRAM接口模塊
2025-10-22 17:21:384118 
可重構(gòu)設(shè)計(jì)是指利用可重用的軟、硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。FPGA器件可多次重復(fù)配置邏輯的特性使可重構(gòu)系統(tǒng)成為可能，使系統(tǒng)兼具靈活、便捷、硬件資源可復(fù)用等性能
2011-05-27 10:22:36
ATE有一定的優(yōu)勢(shì)，對(duì)FPGA測(cè)試有一定的使用價(jià)值。FPGA可重復(fù)配置和測(cè)試系統(tǒng)結(jié)構(gòu)概述系統(tǒng)框圖如圖1所示。圖1 可重復(fù)配置測(cè)試系統(tǒng)結(jié)構(gòu)框圖系統(tǒng)功能的實(shí)現(xiàn)包括軟件和硬件兩部分。硬件部分包含PCI橋接
2020-05-14 07:00:00
完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下載到CF存儲(chǔ)卡中，上電后通過ACE控制芯片實(shí)現(xiàn)不同配置碼流間的切換。System ACE的解決方案需要購買CF存儲(chǔ)卡和專用的ACE控制芯片，增加了系統(tǒng)
2019-06-10 05:00:08
在FPGA的應(yīng)用中，很多時(shí)候就是CPU+FPGA+一些常見外設(shè)（FLASH、SRAM等），FPGA的功能差別其實(shí)不大，那么它的測(cè)試文件差別應(yīng)該也不是這么大，為了簡(jiǎn)化仿真，是不是可以寫些文件，通過修改
2013-08-29 20:40:25
在FPGA的應(yīng)用中，很多時(shí)候就是CPU+FPGA+一些常見外設(shè)（FLASH、SRAM等），FPGA的功能差別其實(shí)不大，那么它的測(cè)試文件差別應(yīng)該也不是這么大，為了簡(jiǎn)化仿真，是不是可以寫些文件，通過修改
2013-08-29 20:42:31
在FPGA的應(yīng)用中，很多時(shí)候就是CPU+FPGA+一些常見外設(shè)（FLASH、SRAM等），FPGA的功能差別其實(shí)不大，那么它的測(cè)試文件差別應(yīng)該也不是這么大，為了簡(jiǎn)化仿真，是不是可以寫些文件，通過修改
2013-08-29 20:46:18
PGA-SAR系統(tǒng)如何才能達(dá)到12比特可重復(fù)性性能？PGA-SAR系統(tǒng)無法達(dá)到12比特級(jí)別的可重復(fù)性時(shí)，Δ-Σ系統(tǒng)會(huì)怎么樣呢？Δ-Σ轉(zhuǎn)換器的過程增益如何？
2021-04-07 06:34:28
; 通過使用LabVIEW FPGA 模塊和可重新配置I/O(RIO)硬件，NI 為您提供了一種直觀可用的解決方案，它可以將FPGA技術(shù)的靈活性整合到測(cè)量和控制系統(tǒng)
2009-05-30 17:32:27
以及最新的DSP系統(tǒng)工具的概況；接著主要介紹了計(jì)算機(jī)算法的概念、理論、有限字長(zhǎng)效用、FIR和IIR濾波器的實(shí)現(xiàn)、多速率和自適應(yīng)信號(hào)處理的FPGA實(shí)現(xiàn)；最后，介紹了System Genrerator
2009-07-21 09:20:11
在現(xiàn)代雷達(dá)系統(tǒng)的研制和調(diào)試過程中，對(duì)雷達(dá)性能和指標(biāo)的測(cè)試是一個(gè)重要環(huán)節(jié)，在這個(gè)環(huán)節(jié)中，利用模擬目標(biāo)信號(hào)的方式與外場(chǎng)實(shí)測(cè)相比具有花費(fèi)少、可重復(fù)和靈活性高的優(yōu)勢(shì)。實(shí)際的雷達(dá)在接受目標(biāo)回波時(shí)，回波中的雜波
2019-07-10 07:30:35
中，數(shù)字信號(hào)處理系統(tǒng)經(jīng)常要進(jìn)行高速、高精度的FFF運(yùn)算?，F(xiàn)場(chǎng)可編程邏輯陣列(FPGA)是一種可定制集成電路，具有面向數(shù)字信號(hào)處理算法的物理結(jié)構(gòu)。用FPGA實(shí)現(xiàn)FFT處理器具有硬件系統(tǒng)簡(jiǎn)單、功耗低的優(yōu)點(diǎn)
2019-07-03 07:56:53
設(shè)計(jì)了一種多通道頻率測(cè)量系統(tǒng)。系統(tǒng)由模擬開關(guān)、信號(hào)調(diào)理電路、FPGA、總線驅(qū)動(dòng)電路構(gòu)成，實(shí)現(xiàn)對(duì)頻率信號(hào)的分壓、放大、濾波、比較、測(cè)量，具備回路自測(cè)試功能，可與主設(shè)備進(jìn)行數(shù)據(jù)交互，具有精度高、可擴(kuò)展
2019-06-27 07:23:11
FPGA可重復(fù)配置和測(cè)試系統(tǒng)結(jié)構(gòu)概述FPGA重復(fù)配置和測(cè)試的實(shí)現(xiàn)
2021-04-29 06:58:20
命令配置，LCD顯示部分測(cè)試結(jié)果，采用串口通信與下位機(jī)進(jìn)行命令和數(shù)據(jù)的交互，實(shí)現(xiàn)本地便捷控制與監(jiān)測(cè)。2、系統(tǒng)硬件及FPGA設(shè)計(jì)多路采集與切換系統(tǒng)的硬件設(shè)計(jì)主要由電源與時(shí)鐘模塊、FPGA邏輯控制模塊
2021-07-12 08:30:00
本文介紹的基于FPGA的可重配置系統(tǒng)可以在設(shè)計(jì)后期甚至量產(chǎn)階段通過重新編程以適應(yīng)標(biāo)準(zhǔn)和協(xié)議的改變。
2021-05-13 06:35:49
由于可重構(gòu)系統(tǒng)的研究歷史很短，目前尚未形成標(biāo)準(zhǔn)的結(jié)構(gòu)形式，在此僅根據(jù)已有的應(yīng)用做初步分析?！ “粗貥?gòu)的粒度和方式，可重構(gòu)系統(tǒng)可以粗略地分為兩種。一種是粗粒度重構(gòu)單元的模塊級(jí)重構(gòu)，即重構(gòu)時(shí)改變
2011-05-27 10:24:20
實(shí)物測(cè)試結(jié)果圖。實(shí)測(cè)結(jié)果驗(yàn)證了系統(tǒng)功能實(shí)現(xiàn)的正確性，PC端可循環(huán)發(fā)送命令，FPGA端接收并解析命令進(jìn)行相應(yīng)的控制（開關(guān)切換、信號(hào)采集等），然后將數(shù)據(jù)回饋到PC端，實(shí)現(xiàn)了多通道綜合測(cè)試系統(tǒng)的設(shè)計(jì)。圖 11
2018-08-07 10:08:19
在現(xiàn)代雷達(dá)系統(tǒng)的研制和調(diào)試過程中，對(duì)雷達(dá)性能和指標(biāo)的測(cè)試是一個(gè)重要環(huán)節(jié)，在這個(gè)環(huán)節(jié)中，利用模擬目標(biāo)信號(hào)的方式與外場(chǎng)實(shí)測(cè)相比具有花費(fèi)少、可重復(fù)和靈活性高的優(yōu)勢(shì)。實(shí)際的雷達(dá)在接受目標(biāo)回波時(shí)，回波中的雜波
2019-07-15 06:48:33
從制造的角度來講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。
2019-10-31 06:26:05
如何實(shí)現(xiàn)自動(dòng)重復(fù)配置和FPGA測(cè)試，將FPGA較快速度的在線配置和快速測(cè)試結(jié)合起來。
2021-04-08 06:14:46
在現(xiàn)代電子系統(tǒng)的設(shè)計(jì)中，高速 FPGA運(yùn)行時(shí)需將其配置數(shù)據(jù)加載到內(nèi)部SRAM 中，改變SDRAM 里面的數(shù)據(jù)，從而使FPGA實(shí)現(xiàn)不同的功能，即所謂的可重構(gòu)技術(shù)[1]。但是由于其采用的是基于SRAM
2019-08-05 06:43:09
可重構(gòu)技術(shù)具有什么優(yōu)點(diǎn)？怎么實(shí)現(xiàn)基于FPGA可重構(gòu)智能儀器的設(shè)計(jì)
2021-05-06 06:44:38
怎么實(shí)現(xiàn)基于FPGA的VRLA蓄電池測(cè)試系統(tǒng)的設(shè)計(jì)？
2021-05-10 06:22:19
本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測(cè)試系統(tǒng)具有較強(qiáng)的競(jìng)爭(zhēng)力。本系統(tǒng)在FPGA單板單片主控器件控制下，實(shí)現(xiàn)兩路獨(dú)立、幅值可控的信號(hào)發(fā)生器，一路虛擬存儲(chǔ)示波器，具有外部觸發(fā)信號(hào)和采樣時(shí)鐘的16路高速邏輯分析儀。
2021-05-12 06:58:02
本文提出的通過微處理器加FPGA結(jié)合串行菊花鏈實(shí)現(xiàn)可重構(gòu)的方式，實(shí)現(xiàn)了動(dòng)態(tài)可重構(gòu)FPGA結(jié)構(gòu)設(shè)計(jì)的一種應(yīng)用。
2021-05-10 06:22:19
基于ARM的嵌入式系統(tǒng)從串配置FPGA的實(shí)現(xiàn)
2021-03-03 06:16:30
對(duì)FPGA器件進(jìn)行編程配置，從而實(shí)現(xiàn)系統(tǒng)工作模式的可重構(gòu)。本設(shè)計(jì)則通過開發(fā)CPLD先對(duì)FPGA的配置芯片EPCS進(jìn)行編程配置，然后再由FPGA從EPCS配置芯片下載配置程序來實(shí)現(xiàn)可重構(gòu)，并通過用戶界面
2019-07-31 07:15:40
求大神分享一種高檔FPGA可重構(gòu)配置方法
2021-04-29 06:16:54
，增加了系統(tǒng)搭建成本和耗費(fèi)了更多空間，而且該方案只能實(shí)現(xiàn)最多8個(gè)配置文件的切換，在面對(duì)更多個(gè)配置文件時(shí)，這種方案也無能為力。但若要開發(fā)System ACE的替代方案，則需要選擇更合適的可反復(fù)編程存儲(chǔ)器
2019-05-30 05:00:05
使用LabVIEW FPGA 模塊和可重新配置I/O 設(shè)備開發(fā)測(cè)量與控制應(yīng)用通過使用LabVIEW FPGA 模塊和可重新配置I/O(RIO)硬件，NI 為您提供了一種直觀可用的解決方案，它可以將
2009-07-23 08:15:57
非易失可重復(fù)編程FPGA的應(yīng)用有哪些？
2021-05-08 08:17:26
介紹一種在嵌入式系統(tǒng)中使用微處理器被動(dòng)串行配置方式實(shí)現(xiàn)對(duì)FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash 中，利用微處理器的I/O 口產(chǎn)生配置時(shí)序，省去配置器件；討論FPG
2009-04-15 11:02:53
13 介紹如何用PowerPC860（MPC860）進(jìn)行FPGA（Xilinx 的Virtex-II 系列）的配置；給出進(jìn)行FPGA 配置所需的詳細(xì)時(shí)序圖和原理圖。本配置基本原理對(duì)其它FPGA 的配置也適用。
2009-04-16 14:11:3618 使用 LabVIEW FPGA 模塊和可重新配置I/O 設(shè)備開發(fā)測(cè)量與控制應(yīng)用通過使用LabVIEW FPGA 模塊和可重新配置I/O(RIO)硬件，NI 為您提供了一種直觀可用的解決方案，它可以將FPGA技術(shù)的靈活性
2009-07-23 08:09:2868 文章介紹了LabWindows/CVI 配置測(cè)試系統(tǒng)儀器可互換性的兩種方法，并設(shè)計(jì)了“儀器可互換性配置” 子系統(tǒng)，子系統(tǒng)的配置文件存儲(chǔ)測(cè)試系統(tǒng)的儀器類和虛擬儀器名信息。同時(shí)介紹了儀
2009-08-07 08:49:3216 本文提出了在uClinux 嵌入式操作系統(tǒng)中應(yīng)用MCU 實(shí)現(xiàn)對(duì)FPGA 的一種配置方案。該方案實(shí)現(xiàn)了FPGA 配置數(shù)據(jù)的加密、壓縮，減少了配置文件對(duì)嵌入式存儲(chǔ)資源的占用，并且實(shí)現(xiàn)了FPGA 資源
2009-08-13 09:16:536 用可再配置FPGA實(shí)現(xiàn)DSP功能
2010-07-16 17:56:4310 本文介紹了基帶測(cè)試系統(tǒng)中，如何應(yīng)用FPGA實(shí)現(xiàn)后臺(tái)計(jì)算機(jī)與測(cè)試環(huán)境數(shù)據(jù)交互以及存儲(chǔ)的電路設(shè)計(jì)流程，并已在某基站測(cè)試系統(tǒng)中成功應(yīng)用。
2010-08-09 15:00:3227 介紹了基于ARM和FPGA的端到端重配置終端的硬件平臺(tái)設(shè)計(jì)方法。給出了系統(tǒng)設(shè)計(jì)的硬件結(jié)構(gòu)和重要接口, 提出了由ARM微處理器通過JTAG在系統(tǒng)配置FPGA的方法, 以滿足重配置系統(tǒng)中軟件
2010-09-14 16:40:0921 實(shí)現(xiàn)了一種用于上位機(jī)和FPGA處理板之間通信的可重配置接口，詳細(xì)介紹了該接口的包格式設(shè)計(jì)和FPGA邏輯設(shè)計(jì)。仿真結(jié)果表明，該可重配置接口能根據(jù)信令，實(shí)現(xiàn)準(zhǔn)實(shí)時(shí)在線參數(shù)配置
2010-11-22 15:15:2812 設(shè)計(jì)了一種基于FPGA的單板單片主控器件的低成本即插即用虛擬測(cè)試系統(tǒng)。系統(tǒng)包括兩路分立信號(hào)源、一路虛擬存儲(chǔ)示波器和16路高速虛擬邏輯分析儀，結(jié)合FPGA、高速DAC/ADC設(shè)計(jì)特點(diǎn)，
2010-12-14 10:07:1216 FPGA的全局動(dòng)態(tài)可重配置技術(shù)主要是指對(duì)運(yùn)行中的FPGA器件的全部邏輯資源實(shí)現(xiàn)在系統(tǒng)的功能變換，從而實(shí)現(xiàn)硬件的時(shí)分復(fù)用。提出了一種基于System ACE的全局動(dòng)態(tài)可重配置設(shè)計(jì)方法，
2011-01-04 17:06:0154 本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測(cè)試系統(tǒng)具有較強(qiáng)的競(jìng)爭(zhēng)力。本系統(tǒng)在FPGA單板
2009-02-12 11:49:27778 
摘要：介紹如何用PowerPC860（MPC860）進(jìn)行FPGA（Xilinx的Virtex-II系列）的配置；給出進(jìn)行FPGA配置所需的詳細(xì)時(shí)序圖和原理圖。本配置基本原理對(duì)其它FPGA的配置也適用。
2009-06-20 11:02:381182 
摘要： 在反輻射導(dǎo)彈的雷達(dá)導(dǎo)引頭中，信號(hào)跟蹤器的實(shí)時(shí)性是影響系統(tǒng)性能的重要因素之一。介紹了利用高性能FPGA豐富的資源實(shí)現(xiàn)的多路脈沖重復(fù)頻率跟
2009-06-20 15:34:23745 
FPGA 重復(fù)配置和測(cè)試的實(shí)現(xiàn)
從制造的角度來講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括
2009-09-03 11:17:08725 
用于系統(tǒng)級(jí)測(cè)試和PCB配置的高級(jí)拓?fù)浣Y(jié)構(gòu)
本文討論的SELEX 空中雷達(dá)使用了可擴(kuò)展設(shè)計(jì)，它具有動(dòng)態(tài)可重復(fù)配置的活動(dòng)背板，為
2009-11-17 13:46:32597 FPGA重復(fù)配置和測(cè)試的實(shí)現(xiàn)
從制造的角度來講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括兩步，一是配置FPGA
2010-01-26 09:39:56690 
摘要：文中詳述了FPGA被動(dòng)串行配置方式的時(shí)序，給出配置流程圖及實(shí)現(xiàn)的程序代碼，并通過實(shí)例驗(yàn)證了該方法的優(yōu)越
2010-07-21 14:48:481692 
本文介紹了通過處理機(jī)用CPLD和Flash實(shí)現(xiàn)FPGA配置文件下載更新的方法。與傳統(tǒng)的JTAG或PROM串行下載配置方法相比，此方法具有更新配置文件靈活方便、易于操作、適用于大容量FPGA下載的特點(diǎn)
2018-10-25 05:51:0010535 
傳統(tǒng)的距離門控電路多采用分立元器件，工作頻率和控制精度均十分有限，難于滿足重復(fù)頻率高的測(cè)距需求．通過分析高重復(fù)率距離門控的時(shí)序，提出并實(shí)現(xiàn)了一種基于FPGA的高重復(fù)率距離門控電路方法．該方法充分發(fā)揮了FPGA在運(yùn)算、存儲(chǔ)、時(shí)鐘管理等方面的優(yōu)勢(shì)：采
2011-03-15 15:05:0024 基于 FPGA 的 RCS 有幾項(xiàng)值得注意的設(shè)計(jì)事項(xiàng)與優(yōu)勢(shì)。其核心部分是我們連接在一起以構(gòu)成單個(gè)計(jì)算系統(tǒng)的數(shù)個(gè)FPGA。在我們的可重配置系統(tǒng)中，我們使用了正交通信系統(tǒng)，將 FPGA 布置在矩
2011-09-20 08:57:3227 現(xiàn)今，電子系統(tǒng)往往具有許多不同的電源軌。在采用模擬電路和微處理器、DSP、ASIC、FPGA的系統(tǒng)中，尤其如此。為實(shí)現(xiàn)可靠、可重復(fù)的操作，必須監(jiān)控各電源電壓的開關(guān)時(shí)序、上升和
2012-04-20 11:53:063918 
基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:1936 視頻、影像和電信市場(chǎng)的標(biāo)準(zhǔn)推動(dòng)了異構(gòu)可重配置DSP硬件平臺(tái)的使用。在本文中這些平臺(tái)包括DSP處理器和FPGA，它們提供的現(xiàn)成硬件解決方案可以解決視頻、影像和電信設(shè)計(jì)中的重大難題，同時(shí)又不失差異化
2017-11-06 13:59:423 NI可重復(fù)配置I/O（RIO）技術(shù)能夠讓您通過使用可重復(fù)配置的現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片和NI LabVIEW圖形化開發(fā)工具，實(shí)現(xiàn)自定義的測(cè)量硬件電路。RIO核心包括FPGA芯片和外圍電路
2017-11-18 02:29:132686 部分組成。對(duì)FPGA進(jìn)行測(cè)試要對(duì)FPGA內(nèi)部可能包含的資源進(jìn)行結(jié)構(gòu)分析，經(jīng)過一個(gè)測(cè)試配置(TC)和向量實(shí)施(TS)的過程，把FPGA配置為具有特定功能的電路，再從應(yīng)用級(jí)別上對(duì)電路進(jìn)行測(cè)試，完成電路的功能及參數(shù)測(cè)試。 2 FPGA的配置方法 對(duì)FPGA進(jìn)行配置有多種方法可以選擇，包括邊界掃描配置方法等。
2017-11-18 10:44:373307 
的應(yīng)用。在主流的FPGA中，絕大多數(shù)都采用了SRAM來存放配置數(shù)據(jù)，稱為SRAM FPGA。這種FPGA的突出優(yōu)點(diǎn)是可以進(jìn)行多次配置。通過給FPGA加載不同的配置數(shù)據(jù)，即可令其實(shí)現(xiàn)不同的邏輯功能．FPGA這種可重配置的能力將給數(shù)字系統(tǒng)的設(shè)計(jì)帶來很大的方便。
2018-07-18 12:50:003395 
FPGA 具有高速度、高集成度，可重復(fù)編程的特點(diǎn)，將其用于電路系統(tǒng)設(shè)計(jì)，可簡(jiǎn)化電路設(shè)計(jì)，增強(qiáng)電路功能。而作為電路系統(tǒng)的“中樞控制神經(jīng)”，FPGA 的故障會(huì)引起整個(gè)電路系統(tǒng)的癱瘓，而用一般的測(cè)試方法很難對(duì)其實(shí)施故障測(cè)試診斷。
2018-07-18 14:37:001827 
隨著現(xiàn)場(chǎng)可編程門陣列( FPGA)芯片在商業(yè)、軍事、航空航天等領(lǐng)域越來越廣泛的應(yīng)用,其可靠性和可測(cè)試性也顯得尤為重要。本文介紹一種基于SRAM結(jié)構(gòu)FPGA邏輯資源的測(cè)試編程方法,并以Xilinx公司的XC4000系列為例,在BC3192V50數(shù)?；旌霞呻娐?b class="flag-6" style="color: red">測(cè)試系統(tǒng)上,通過從串模式,實(shí)現(xiàn)數(shù)據(jù)的配置和測(cè)試。
2017-11-23 14:48:025903 滿足設(shè)計(jì)的時(shí)序要求本身已非易事，而要實(shí)現(xiàn)某項(xiàng)設(shè)計(jì)的整體時(shí)序具有完全可重復(fù)性有時(shí)候卻是不可能的任務(wù)。幸運(yùn)的是，設(shè)計(jì)人員可以借助有助于實(shí)現(xiàn)可重復(fù)時(shí)序結(jié)果的設(shè)計(jì)流程概念。影響最大的四個(gè)方面分別是 HDL
2017-11-24 19:07:011016 從制造的角度來講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括兩步，一是配置FPGA、然后是測(cè)試FPGA，配置FPGA是指將FPGA通過將
2017-11-24 20:55:538774 
存儲(chǔ)配置數(shù)據(jù)。配置數(shù)據(jù)決定了PLD內(nèi)部互連和功能，改變配置數(shù)據(jù)，也就改變了器件的邏輯功能。SRAM編程時(shí)間短，為系統(tǒng)動(dòng)態(tài)改變PLD的邏輯功能創(chuàng)造了條件。但由于SRAM的數(shù)據(jù)易失的，配置數(shù)據(jù)必須保存在PLD器件以外的非易失存儲(chǔ)器內(nèi)，才能實(shí)現(xiàn)在線可重配置(ICR)。
2020-01-15 07:57:003251 
現(xiàn)代高速度FPGA運(yùn)行時(shí)需將其配置數(shù)據(jù)加載到內(nèi)部SDRAM中，改變SDRAM里面的數(shù)據(jù)，可使FPGA實(shí)現(xiàn)不同的功能，即所謂的可重構(gòu)技術(shù)。可重構(gòu)技術(shù)包括靜態(tài)系統(tǒng)重構(gòu)和動(dòng)態(tài)系統(tǒng)重構(gòu)。在FPGA處于工作
2019-06-10 08:17:004066 
University）合作，為該校教授James Tour所開發(fā)的碳內(nèi)存制程申請(qǐng)專利。這種技術(shù)是利用石墨（graphite）做為FPGA組件內(nèi)的可重復(fù)編程內(nèi)存元素。
2018-10-21 10:58:19912 建立了一個(gè)基于FPGA的可實(shí)現(xiàn)流水化運(yùn)行的OFDM系統(tǒng)的硬件平臺(tái)，包括模擬前端、基于FPGA的OFDM調(diào)制器和OFDM 解調(diào)器。重點(diǎn)給出了OFDM調(diào)制解調(diào)器的實(shí)現(xiàn)構(gòu)架，對(duì)FPGA實(shí)現(xiàn)方法進(jìn)行了詳細(xì)的描述，介紹了系統(tǒng)調(diào)試方法，并對(duì)系統(tǒng)進(jìn)行了性能評(píng)價(jià)。
2018-12-13 16:45:5122 ）來實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各種邏輯功能。由于FPGA器件采用的是SRAM 工藝，在斷電的情況下FPGA內(nèi)的配置數(shù)據(jù)將丟失。所以，在典型的采用FPGA器件的電子系統(tǒng)中通常將FPGA
2019-01-04 14:15:021147 
）來實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各種邏輯功能。由于FPGA器件采用的是SRAM 工藝，在斷電的情況下FPGA內(nèi)的配置數(shù)據(jù)將丟失。所以，在典型的采用FPGA器件的電子系統(tǒng)中通常將FPGA
2020-01-21 17:10:001187 
在基站的模擬測(cè)試系統(tǒng)中，終端控制子系統(tǒng)負(fù)責(zé)生成上行測(cè)試數(shù)據(jù)并將其發(fā)送到被測(cè)基帶板，測(cè)試基帶板上行接收的功能及性能；同時(shí)根據(jù)后臺(tái)控制采集下行發(fā)射的基帶數(shù)據(jù)并送后臺(tái)進(jìn)行分析，測(cè)試其發(fā)射功能。而FPGA部分屬于終端控制子系統(tǒng)的前臺(tái)部分，負(fù)責(zé)IQ數(shù)據(jù)的發(fā)送及采集，基帶測(cè)試板的功能主要在這里面實(shí)現(xiàn)。
2020-08-07 17:53:521482 
? 1 Snickerdoodle---高速計(jì)算FPGA平臺(tái) ? ? snickerdoodle是一個(gè)邊緣計(jì)算平臺(tái)，可實(shí)現(xiàn)高完整性物聯(lián)網(wǎng)系統(tǒng)的快速開發(fā)和商業(yè)化。snickerdoodle非常適合中量
2020-12-28 09:52:022617 
（5，3）整數(shù)小波變換的算法，接著闡述了一種多級(jí)二維（5，3）整數(shù)小波變換的FPGA實(shí)現(xiàn)結(jié)構(gòu)，最后給出了硬件資源消耗、最大時(shí)鐘頻率和功能測(cè)試結(jié)果等FPGA實(shí)現(xiàn)結(jié)果。為了提高系統(tǒng)的處理速度，降低系統(tǒng)的資源消耗，本設(shè)計(jì)采用了參數(shù)可配置、共享
2021-02-01 11:53:339 提出了一種節(jié)能并可升級(jí)的異步FIFO的FPGA實(shí)現(xiàn)。此系統(tǒng)結(jié)構(gòu)利用FPGA內(nèi)自身的資源控制時(shí)鐘的暫停與恢復(fù)，實(shí)現(xiàn)了高能效、高工作頻率的數(shù)據(jù)傳輸。該系統(tǒng)在Xilinx的VC4VSX55芯片中實(shí)現(xiàn)，實(shí)際
2021-02-02 15:15:0016 利用FPGA的在系統(tǒng)下載或重新配置功能，可以在電路設(shè)計(jì)和調(diào)試時(shí)改變整個(gè)電路的硬件邏輯關(guān)系，而不需要改變印制電路板的結(jié)構(gòu)。
2021-05-12 10:46:1026 FPGA芯片本身就具有可以反復(fù)擦寫的特性，允許FPGA開發(fā)者編寫不同的代碼進(jìn)行重復(fù)編程，而FPGA可重構(gòu)技術(shù)正是在這個(gè)特性之上，采用分時(shí)復(fù)用的模式讓不同任務(wù)功能的Bitstream文件使用FPGA芯片內(nèi)部的各種邏輯資源
2022-04-26 10:38:543952 FPGA采用SRAM進(jìn)行功能配置，可重復(fù)編程，但系統(tǒng)掉電后，SRAM中的數(shù)據(jù)丟失，因此，需要在FPGA外加EPROM，將配置數(shù)據(jù)寫入其中，系統(tǒng)每次上電自動(dòng)將數(shù)據(jù)引入SRAM中。
2022-08-10 10:12:162348 FPGA普遍用于實(shí)現(xiàn)數(shù)字電路模塊，用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的需求。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。
2022-10-25 10:49:172740 FPGA 可編程的特性決定了其實(shí)現(xiàn)數(shù)字邏輯的結(jié)構(gòu)不能像專用 ASIC 那樣通過固定的邏輯門電路來完成，而只能采用一種可以重復(fù)配置的結(jié)構(gòu)來實(shí)現(xiàn)， 而查找表(LUT)可以很好地滿足這一要求，目前主流的 FPGA 芯片仍是基于 SRAM 工藝的查找表結(jié)構(gòu)。
2022-11-29 10:10:575648 Lattice和Actel的FPGA使用稱為反熔絲的非易失性配置技術(shù)，其主要優(yōu)點(diǎn)是系統(tǒng)設(shè)計(jì)更加簡(jiǎn)單、不需要外部存儲(chǔ)器和配置控制器、功耗低、成本低和FPGA配置時(shí)間更快。最大的缺點(diǎn)在于配置是固定的。
2022-12-01 11:08:452130 HDL 設(shè)計(jì) ? ? ? ? 具有非常高的資源利用率和頻率要求的設(shè)計(jì)要獲得可重復(fù)的結(jié)果是一件最具挑戰(zhàn)性的事情，但是它們也是最需要可重復(fù)結(jié)果的設(shè)計(jì)。獲得可重復(fù)結(jié)果的第一步是良好的設(shè)計(jì)實(shí)現(xiàn)（RTL
2023-02-09 03:05:021459 FPGA 使您能夠構(gòu)建面向未來且可擴(kuò)展的設(shè)計(jì)，符合不斷發(fā)展的標(biāo)準(zhǔn)，并根據(jù)修訂后的規(guī)范重新配置硬件，即使在現(xiàn)場(chǎng)部署產(chǎn)品后也是如此。如果基于 MIPI 的圖像處理系統(tǒng)需要升級(jí)以支持其他相機(jī)傳感器接口
2023-04-24 09:46:222093 單元存儲(chǔ)配置數(shù)據(jù)。配置數(shù)據(jù)決定了PLD內(nèi)部互連和功能，改變配置數(shù)據(jù)，也就改變了器件的邏輯功能。SRAM編程時(shí)間短，為系統(tǒng)動(dòng)態(tài)改變PLD的邏輯功能創(chuàng)造了條件。但由于SRAM的數(shù)據(jù)易失的，配置數(shù)據(jù)必須保存在PLD器件以外的非易失 存儲(chǔ)器 內(nèi)，才能實(shí)現(xiàn)在線可重配置(
2023-05-30 11:00:011638 存儲(chǔ)配置數(shù)據(jù)。配置數(shù)據(jù)決定了PLD內(nèi)部互連和功能，改變配置數(shù)據(jù)，也就改變了器件的邏輯功能。SRAM編程時(shí)間短，為系統(tǒng)動(dòng)態(tài)改變PLD的邏輯功能創(chuàng)造了條件。但由于SRAM的數(shù)據(jù)易失的，配置數(shù)據(jù)必須保存在PLD器件以外的非易失存儲(chǔ)器內(nèi)，才能實(shí)現(xiàn)在線可重配置(ICR)。
2023-05-30 10:59:001529 
本文根據(jù)測(cè)控系統(tǒng)的通用結(jié)構(gòu)模型和FPGA的可重構(gòu)功能特點(diǎn)，提出了一種基于FPGA器件，針對(duì)嵌入式應(yīng)用有效縮短開發(fā)周期和設(shè)計(jì)與應(yīng)用成本，滿足并行性、多任務(wù)、開放化和集成化要求的RMS的平臺(tái)式設(shè)計(jì)思想，實(shí)現(xiàn)了測(cè)控系統(tǒng)“只能由廠家定義、設(shè)計(jì)，用戶只能使用”模式和“單任務(wù)”
2023-08-25 15:49:461267
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論