FFT算法是計算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出，之后又有新的算法不斷涌現(xiàn)，總的來說發(fā)展方向有兩個：一是針對N等于2的整數(shù)次冪的算法，如基2算法、基4算法和分裂基算法等； 另一個是N不等于2 的整數(shù)次冪的算法，如素因子算法、Winograd算法等。其中基2算法是目前所常用的FFT算法，其核心思想是將N點的序列逐次分解為（N-1）/2點，最后分解為2點DFT進行計算，從而消除DFT中大量的重復運算。

　　FFT算法可從時域或頻域?qū)π蛄羞M行分解：

　?、贂r間抽取法（DIT），即直接將序列x（n）按奇、偶逐次分成奇數(shù)子序列和偶數(shù)子序列，然后通過計算子序列的DFT來實現(xiàn)整個序列的DFT；

　?、?頻率抽取法（DIF），即將頻域X（k）的序號k按照奇、偶逐次分解成偶數(shù)點子序列和奇數(shù)點子序列，然后計算子序列的DFT，得到整個頻域內(nèi)的DFT。

　　時間抽取法和頻率抽取法的計算復雜程度和所需要的計算量都是相同的，且由兩種方法不同的分解形式可知：時間抽取法需要對輸入數(shù)據(jù)序列x（n）進行重新排序，頻率抽取法需要對輸出數(shù)據(jù)序列X［k］進行進行排序。

　　目前FFT算法已經(jīng)廣泛應用于數(shù)字信號處理、圖像處理、石油勘探和地震預測等眾多領域。與此同時，為了便于FFT算法在工程實踐中的應用，各大FPGA生產(chǎn)商也都紛紛推出了具有相關功能的IP模塊庫。其中由Xilinx公司研發(fā)的IP核Fast Fourier Transform V7.1提供了FFT算法多種可選的計算參數(shù)、結(jié)構(gòu)、數(shù)據(jù)輸入輸出流的順序方式，可以根據(jù)用戶的需求方便地實現(xiàn)FFT算法。

　　2 Xilinx FFT IP核功能實現(xiàn)

　　Xilinx IP核功能是基于復雜系統(tǒng)功能的硬件描述語言（HDL）設計文件，這些驗證的功能對于所有的Xilinx FPGA器件的結(jié)構(gòu)都能夠達到最優(yōu)化，且提供硬件描述語言（VHDL，Verilog）的功能仿真模型，可以在標準EDA仿真工具中進行設計和調(diào)試。

　　Xilinx FFT IP核V7.1是Xilinx公司配套其FPGA開發(fā)工具ISE14.1推出的，其最大的系統(tǒng)時鐘頻率達到了550MHz，最大的數(shù)據(jù)吞吐量達到550MSPS，最高可進行65536點的FFT運算，最大輸入數(shù)據(jù)和相位因子位寬為34bit，支持所有的主流Xilinx FPGA芯片。同時，Xilinx FFT IP核V7.1可以實現(xiàn)變換長度為N點實數(shù)或復數(shù)形式的FFT變換及FFT逆變換（IFFT），N的取值范圍是（8~65536）。輸入數(shù)據(jù)實部和虛部都要以位寬為M bits的二進制補碼形式表示，M取值范圍是（8~34）；同樣，相位因子位寬取值范圍也是（8~34）。數(shù)據(jù)、相位因子以及輸出數(shù)據(jù)重排序的緩存數(shù)據(jù)，在FFT實現(xiàn)的過程中，都可以用塊RAM或者分布式RAM進行存儲。對于Burst I/O結(jié)構(gòu)， 塊RAM可以存儲任意點數(shù)的數(shù)據(jù)和相位因子，而分布式RAM則只能存儲點數(shù)不大于1024點的數(shù)據(jù)和相位因子；對于Streaming I/O結(jié)構(gòu)，可采用混合存儲的方法，先選擇使用塊RAM存儲器的階數(shù)的數(shù)量，然后對剩余的采用分布式RAM。

　　Xilinx FFT IP核有四種結(jié)構(gòu)可供選擇，用戶可以在邏輯資源使用的多少和轉(zhuǎn)換時間的長短之間進行取舍，具體情況分別如下：

　　① 流水線，Streaming I/O結(jié)構(gòu)：允許連續(xù)的數(shù)據(jù)處理，使用最多的邏輯資源。

　?、?基4，Burst I/O結(jié)構(gòu)：提供數(shù)據(jù)導入/導出階段和處理階段，導入數(shù)據(jù)和處理數(shù)據(jù)時單獨進行的。此結(jié)構(gòu)擁有較小的結(jié)構(gòu)，但是轉(zhuǎn)換時間較長。

　?、?基2，Burst I/O結(jié)構(gòu)：使用較少的邏輯資源，同基4階段，提供兩階段的過程。

　?、?基2 Lite Burst I/O結(jié)構(gòu)：這是一種基于基2結(jié)構(gòu)的變體，采用了時分復用的方法使用了最少的邏輯資源，但是轉(zhuǎn)換時間最長。

　　對于Burst I/O結(jié)構(gòu)，使用DIT抽取法；流水線，Streaming I/O結(jié)構(gòu)則使用DIF抽取法。

　　在實際硬件操作中，模塊的執(zhí)行速度是很重要的參數(shù)，因此本文進行的是基于流水線，Streaming I/O結(jié)構(gòu)的仿真驗證，進行連續(xù)的數(shù)據(jù)處理。流水線，Streaming I/O結(jié)構(gòu)對一系列基2蝶形處理引擎采用流水線技術設計，且每個蝶形處理引擎都有自己獨立的存儲體對輸入數(shù)據(jù)和中間數(shù)據(jù)進行存儲。這種結(jié)構(gòu)下，F(xiàn)FT IP核具有同時處理當前幀N點數(shù)據(jù)，載入下一幀N點數(shù)據(jù)，輸出前一幀N點數(shù)據(jù)的能力。

　　Xilinx FFT IP核V5.0支持三種算法型：全精度無壓縮、塊浮點型和定點壓縮（壓縮比由用戶自定義）。對于全精度無壓縮結(jié)構(gòu)，數(shù)據(jù)通道內(nèi)任意一位有意義的整數(shù)都將被保留，在運算過程中產(chǎn)生的小數(shù)部分都被截斷或者取整。此種結(jié)構(gòu)，對于定點算法，經(jīng)過多級乘法操作以后，數(shù)據(jù)位寬將加倍遞增，其輸出位寬為（輸入位寬+log2（數(shù)據(jù)轉(zhuǎn)換長度）+1）bits。對于塊浮點型，對于一幀數(shù)據(jù)里面的任何一數(shù)據(jù)點有相同的壓縮比，這個壓縮比值由塊指數(shù)（Block Exponent）作為輸出值顯示，而且只有在FFT IP核檢測到將會產(chǎn)生數(shù)據(jù)溢出的時候，才會進行壓縮運算。