`通過(guò)控制 variable streaming型FFT核進(jìn)行FFT變換,首先前16周期進(jìn)行1024點(diǎn)變換,然后跳轉(zhuǎn)進(jìn)行16點(diǎn)FFT,現(xiàn)在情況是,從FIFO 輸出的采樣數(shù)據(jù)正常輸入到FFT核,控制
2017-12-12 17:04:14
IP核生成文件:XilinxAlteraIP 核生成文件:(Xilinx/Altera同) IP 核生成器生成ip 后有兩個(gè)文件對(duì)我們比較有用,假設(shè)生成了一個(gè) asyn_fifo 的核,則
2012-08-12 12:21:36
`Xilinx FPGA入門(mén)連載74:波形發(fā)生器之IP核CORDIC(正弦波)功能仿真特權(quán)同學(xué),版權(quán)所有配套例程和更多資料下載鏈接:http://pan.baidu.com/s/1jGjAhEm 1
2016-04-25 08:33:11
`Xilinx系列FPGA芯片IP核詳解(完整高清書(shū)簽版)`
2017-06-06 13:15:16
在仿真fft ip核時(shí) 輸出信號(hào)一直為0,檢查了輸入波形,應(yīng)該沒(méi)有問(wèn)題,大家?guī)兔纯窗奢斎胧怯蓃om里面的mif文件產(chǎn)生的信號(hào)。
2017-11-21 10:44:53
我用quartus II調(diào)用modelsim仿真fft ip核,仿真結(jié)束后我想驗(yàn)證下數(shù)據(jù)是否正確,結(jié)果是:我用matlab生成同樣的整形數(shù)據(jù),然后用modelsim仿出的結(jié)果txt文件與用
2012-09-20 12:48:37
親愛(ài)的大家我已經(jīng)通過(guò)fft核心v9.0的數(shù)據(jù)表。我想實(shí)現(xiàn)FFT核心,但我沒(méi)有在頂層模塊(VHDL)中找到任何FFT核心的例子。如果有人建議我提供一些文檔或示例,我將感激不盡。這是我第一次嘗試在整個(gè)項(xiàng)目中使用xilinx IP核(頂層模塊)最好的祝福
2020-05-21 08:19:53
用的xilinx的FFT 9.1版本的ip核 , 仿真出來(lái)的結(jié)果和我MATLAB算出來(lái)的結(jié)果差的很多,也沒(méi)有倍數(shù)關(guān)系,scaled因數(shù)改了好幾次,沒(méi)有溢出,波形大致相同,但是數(shù)值上差的太多,已經(jīng)弄了快兩周了,求做過(guò)這個(gè)的講講經(jīng)驗(yàn)。
2018-07-10 16:16:31
xilinx fft ip v7.1 仿真數(shù)據(jù)于matlab 仿真數(shù)據(jù)用很大差距,求指教
2015-10-14 20:48:43
有沒(méi)有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序,最近在學(xué)習(xí)FFT的IP核的使用,但是仿真結(jié)果有問(wèn)題,所以想找些參考設(shè)計(jì),謝謝
2016-12-25 17:05:38
:這些仿真模型輸出文件只能用于仿真目的,一定不能用于綜合或其他用途使用這些模型進(jìn)行綜合,將產(chǎn)生非函數(shù)設(shè)計(jì)(Non—al Design)。使用下面的步驟為FFT兆核函數(shù)產(chǎn)生IP功能仿真模型:(1)點(diǎn)擊圖
2012-08-13 14:34:06
有某試驗(yàn)數(shù)據(jù),用matlab求fft之后再求得的功率譜密度是這樣的:圖1但是用fft ip核,取前4096個(gè)數(shù)據(jù),得到fft之后的結(jié)果是這樣的:圖2求功率譜密度得到的是這樣的:圖3試驗(yàn)數(shù)據(jù)都是零點(diǎn)幾
2016-04-21 20:36:18
本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯
FPGA開(kāi)發(fā)過(guò)程中,利用各種IP核,可以快速完成功能開(kāi)發(fā),不需要花費(fèi)大量時(shí)間重復(fù)造輪子。
當(dāng)我們面對(duì)使用新IP核
2023-11-17 11:09:22
FPGA的IP軟核使用技巧主要包括以下幾個(gè)方面:
理解IP軟核的概念和特性 :
IP軟核是指用硬件描述語(yǔ)言(如VHDL或Verilog)描述的功能塊,但并不涉及具體的電路實(shí)現(xiàn)細(xì)節(jié)。它通常只經(jīng)過(guò)功能
2024-05-27 16:13:24
Gowin FFT IP用戶(hù)指南主要包括功能簡(jiǎn)介、信號(hào)定義、參數(shù)介紹、工作原理、GUI 調(diào)用等,旨在幫助用戶(hù)快速了解高云半導(dǎo)體 Gowin FFT IP 的特性及使用方法。
2022-10-08 08:11:09
劃分為幾個(gè)主要模塊,分別介紹各個(gè)模塊的功能,用VHDL語(yǔ)言對(duì)其進(jìn)行描述,用FPGA實(shí)現(xiàn)并通過(guò)了仿真驗(yàn)證。該IP核具有良好的移植性,可驅(qū)動(dòng)不同規(guī)模的LCD電路。 關(guān)鍵詞:LCD;驅(qū)動(dòng)電路;IP 引言
2012-08-12 12:28:42
最近在做FFT IP核,,走了好多彎路,LISENCE激活過(guò)了0034的IP核,通過(guò)修改LISENCE.DAT的方法。后來(lái)生成FFT的時(shí)候卡住,又嘗試了關(guān)閉quartus_map進(jìn)程和重裝jre
2019-04-03 16:16:21
Xilinx為我們提供了一個(gè)叫做“Tri-Mode Ethernet MAC”的IP核,簡(jiǎn)稱(chēng)TEMAC核,三種模式的以太網(wǎng)介質(zhì)訪問(wèn)控制層器,支持全雙工半雙工的千兆、百兆、十兆和2.5G的傳輸速率
2021-07-22 07:26:36
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
一.Xilinx FFT IP介紹
1.總體特性
?FFT IP核支持復(fù)數(shù)的正逆傅里葉變換,可以實(shí)時(shí)配置變換的長(zhǎng)度
?變換的長(zhǎng)度N=2 ^m^ ,m=3-16,即支持的點(diǎn)數(shù)范圍為8-65536
2023-06-19 18:34:22
使用altera的FFTIP核的可變流結(jié)構(gòu)進(jìn)行FFT時(shí),輸出為什么跟實(shí)際情況是倍數(shù)關(guān)系
2016-09-20 19:18:10
ise FFT ip核的datasheet文檔打不開(kāi)什么原因
2015-08-27 14:46:45
在quartusII中,應(yīng)用fft ip核時(shí),variable streaming 模式下的bit-reverse(位翻轉(zhuǎn))是什么意思?煩勞詳細(xì)幫助新手解釋一下,不甚感激
2017-01-09 10:55:59
數(shù)學(xué)運(yùn)算(乘法器、除法器、浮點(diǎn)運(yùn)算器等)、信號(hào)處理(FFT、DFT、DDS等)。IP核類(lèi)似編程中的函數(shù)庫(kù)(例如C語(yǔ)言中的printf()函數(shù)),可以直接調(diào)用,非常方便,大大加快了開(kāi)發(fā)速度。使用Verilog調(diào)用IP
2018-05-15 12:05:13
的數(shù)據(jù)是可以完全嚴(yán)格比對(duì),如果設(shè)計(jì)中存在不能完全比對(duì)的情況,要特別注意相關(guān)參數(shù)是否匹配,尤其是縮放因子。一.Xilinx FFT IP介紹1.總體特性 ?FFT IP核支持復(fù)數(shù)的正逆傅里葉變換,可以
2020-02-16 07:36:28
摘要針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語(yǔ)言編寫(xiě),利用ModelSim
2019-07-03 07:56:53
除了在Xilinx官網(wǎng)上在哪里能下載到Xilinx IP Core 及l(fā)icense? 如FFTFIRCORDIC核等!
2013-06-20 23:51:39
剛剛接觸IP核做FFT,現(xiàn)在用的是FFTV9.0,已經(jīng)建立了一個(gè)IP核,但是如何仿真呢?是用quartus自帶軟件,還是要用MATLAB?抑或其他?我用的自帶軟件,但是什么也沒(méi)有出來(lái)。正確的辦法應(yīng)該怎樣呢,謝謝指點(diǎn)。
2011-04-21 10:22:31
本帖最后由 Laputa_fly 于 2013-11-23 13:46 編輯
用quartus9.0調(diào)用了altera FFT?。桑小?b class="flag-6" style="color: red">核 生成了modisim 和?。恚幔簦欤幔狻〉?b class="flag-6" style="color: red">仿真文件。用modelsim 仿真有結(jié)果。但是按照官方的使用說(shuō)明用matlab仿真時(shí)出現(xiàn)問(wèn)題。請(qǐng)大家?guī)兔鉀Q一下。謝謝!
2013-11-23 13:43:41
通過(guò)例化調(diào)用Xilinx IP核來(lái)實(shí)現(xiàn)一個(gè)512點(diǎn)、數(shù)據(jù)位寬和相位因子位寬都為10 bit的FFT算法模塊,時(shí)鐘頻率為 50MHz,采用流水線,Streaming I/O和定點(diǎn)壓縮結(jié)構(gòu)。為了方便驗(yàn)證
2016-12-27 14:12:20
在quartus II13.0版本上調(diào)用FFT IP核并進(jìn)行modelsim-altera仿真,在生成IP核時(shí),step2中勾選generate simulation model、generate
2016-10-07 22:23:33
Viterbi譯碼的基本過(guò)程,接著根據(jù)Viterbi譯碼器IP核的特點(diǎn),分別詳細(xì)介紹了并行結(jié)構(gòu)、混合結(jié)構(gòu)和基于混合結(jié)構(gòu)的增信刪余3種Viterbi譯碼器IP核的主要性能和使用方法,并通過(guò)應(yīng)用實(shí)例給出了譯碼器IP
2010-04-26 16:08:39
基于FPGA的FFT和IFFT IP核應(yīng)用實(shí)例AT7_Xilinx開(kāi)發(fā)板(USB3.0+LVDS)資料共享騰訊鏈接:https://share.weiyun.com/5GQyKKc百度網(wǎng)盤(pán)鏈接
2019-08-10 14:30:03
Xilinx 官方提供的技術(shù)參數(shù)來(lái)實(shí)現(xiàn)對(duì) IP 核的寫(xiě)控制。寫(xiě)命令和寫(xiě)數(shù)據(jù)總線介紹DDR3 SDRAM控制器IP
2022-02-08 07:08:01
我的quartus ii 版本13.1fft核版本13.1 modelsim版本64位 10.4在quartus ii 中使用rtl仿真時(shí)(已經(jīng)在quartus ii中編譯成功) 彈出
2019-02-26 16:21:08
的位寬定義是一樣的,所以如圖所示,只需要查看第0點(diǎn)的定點(diǎn)標(biāo)定信息。詳細(xì)的FFT IP核配置說(shuō)明,可以參考Xilinx官方文檔pg109-xfft.pdf。對(duì)于仿真產(chǎn)生
2020-01-07 09:33:53
fft仿真沒(méi)有輸出,初始值不正常,但上板驗(yàn)證沒(méi)問(wèn)題,試過(guò)重新生成ip核沒(méi)有用,請(qǐng)教一下是什么問(wèn)題。
2019-05-10 10:27:57
請(qǐng)教大家誰(shuí)用過(guò) Xilinx PCIe IP 核???
2014-01-15 14:38:28
如題,調(diào)用altera公司的FFT IP核,用的是13.1版本,將modulsim仿真的結(jié)果輸入到matlab畫(huà)出頻譜圖,功能仿真結(jié)果沒(méi)有問(wèn)題,但門(mén)級(jí)仿真中除了原頻率信息外,出現(xiàn)了很多不存在的頻率
2018-08-28 20:43:56
利用面向?qū)ο蠹夹g(shù)進(jìn)行可配置的FFT IP 設(shè)計(jì)與實(shí)現(xiàn)摘要:為了縮短產(chǎn)品上市時(shí)間并降低設(shè)計(jì)成本,IP 復(fù)用已經(jīng)成為IC設(shè)計(jì)的重要手段。以往利用RTL 代碼編寫(xiě)的IP,往往是針對(duì)特定應(yīng)
2010-07-04 11:42:13
8 利用FFT IP Core實(shí)現(xiàn)FFT算法
摘要:結(jié)合工程實(shí)踐,介紹了一種利用FFT IP Core實(shí)現(xiàn)FFT的方法,設(shè)計(jì)能同時(shí)對(duì)兩路實(shí)數(shù)序列進(jìn)行256點(diǎn)FFT運(yùn)算,并對(duì)轉(zhuǎn)換結(jié)果進(jìn)行求
2008-01-16 10:04:58
8042 
在論壇中經(jīng)常有人會(huì)問(wèn)起 altera 軟件fft ip 中使用方法,有些人在使用這個(gè)fft ip core 的時(shí)候沒(méi)有得到正確的結(jié)果,事實(shí)上,這個(gè)ip core 還是比較容易使用的。有些人得不到正確的仿真結(jié)果
2011-05-10 15:19:24
0 IP核生成文件:(Xilinx/Altera 同) IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用,假設(shè)生成了一個(gè) asyn_fifo 的核,則asyn_fifo.veo 給出了例化該核方式(或者在 Edit-》Language Template-》C
2012-08-15 15:57:09
35 MC8051_IP核簡(jiǎn)單指令的仿真步驟。
2016-05-06 11:47:41
0 FFT變換的IP核的源代碼,有需要的下來(lái)看看。
2016-05-24 09:45:40
18 利用FPGA的IP核設(shè)計(jì)和實(shí)現(xiàn)FFT算法
2016-05-24 14:14:47
37 Xilinx FPGA工程例子源碼:FFT變換的IP核的源代碼
2016-06-07 11:44:14
10 Xilinx FPGA工程例子源碼:PCI Express IP核應(yīng)用參考設(shè)計(jì)
2016-06-07 14:13:43
14 Xilinx FPGA工程例子源碼:USB IP核
2016-06-07 14:41:57
13 Xilinx FPGA工程例子源碼:Xilinx TCP_IP協(xié)議實(shí)現(xiàn)
2016-06-07 14:54:57
33 Xilinx FPGA工程例子源碼:Xilinx 的IP:1024點(diǎn)FFT快速傅立葉變換
2016-06-07 15:07:45
51 介紹如何設(shè)計(jì)HLS IP,并且在IP Integrator中使用它來(lái)作一個(gè)設(shè)計(jì)——這里生成兩個(gè)HLS blocks的IP,并且在一個(gè)FFT(Xilinx IP)的設(shè)計(jì)中使用他們,最終使用RTL
2017-02-07 17:59:29
4760 
IP核(IP Core) Vivado中有很多IP核可以直接使用,例如數(shù)學(xué)運(yùn)算(乘法器、除法器、浮點(diǎn)運(yùn)算器等)、信號(hào)處理(FFT、DFT、DDS等)。IP核類(lèi)似編程中的函數(shù)庫(kù)(例如C語(yǔ)言
2017-02-08 13:08:11
3085 
-FS/2~FS/2 提高采樣頻率則可提高量程,卻會(huì)(在轉(zhuǎn)換長(zhǎng)度不變的情況下)降低分辨率。此時(shí)需要通過(guò)增加轉(zhuǎn)換長(zhǎng)度的方式增加分辨率,但卻會(huì)增加處理時(shí)間。 相關(guān)ip核: FFT V7.1:適用于
2017-02-08 15:15:33
1559 因?yàn)樽詮?3.0開(kāi)始,就開(kāi)始有Qsys了,而關(guān)于FFT和NCO的仿真特別麻煩,網(wǎng)上有關(guān)資料又少之又少,所以特寫(xiě)此教程介紹怎么使用modelsim工具仿真附帶有QSYS的fft和NCO的ip核的工程教程
2017-02-27 19:02:57
45 針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語(yǔ)言編寫(xiě),利用ModelSim仿真
2017-11-18 06:32:43
12871 
提出一種便于用戶(hù)操作并能快速運(yùn)用到產(chǎn)品的DDR2控制器IP核的FPGA實(shí)現(xiàn),使用戶(hù)不需要了解DDR2的原理和操作方式的情況下,依然可以通過(guò)IP核控制DDR2。簡(jiǎn)單介紹了DDR2的特點(diǎn)和操作原理,并
2017-11-22 07:20:50
5930 
由于OFDM接收機(jī)中大多是數(shù)據(jù)串并轉(zhuǎn)換后的連續(xù)低速并行數(shù)據(jù)流輸入FFT,故這里采用流水線結(jié)構(gòu)。之后根據(jù)OFDM子載波數(shù)選擇變換長(zhǎng)度。該IP核僅支持50MHZ采樣率數(shù)據(jù)的流水線處理,如果數(shù)高速通信場(chǎng)合,可以再次將數(shù)據(jù)串并轉(zhuǎn)換用多個(gè)FFT IP核并行運(yùn)算,也就是FPGA設(shè)計(jì)中常用的“面積換速度”。
2018-06-26 10:08:00
2401 
數(shù)學(xué)運(yùn)算(乘法器、除法器、浮點(diǎn)運(yùn)算器等)、信號(hào)處理(FFT、DFT、DDS等)。IP核類(lèi)似編程中的函數(shù)庫(kù)(例如C語(yǔ)言中的printf()函數(shù)),可以直接調(diào)用,非常方便,大大加快了開(kāi)發(fā)速度。 使用Verilog調(diào)用
2018-05-28 11:42:14
38569 數(shù)字信號(hào)處理領(lǐng)域中FFT算法有著廣泛的應(yīng)用。目前現(xiàn)有的文獻(xiàn)大多致力于研究利用FFT算法做有關(guān)信號(hào)處理、參數(shù)估計(jì)、F+FT蝶形運(yùn)算單元與地址單元設(shè)計(jì)、不同算法的FFT實(shí)現(xiàn)以及FFT模型優(yōu)化等方面。
2019-01-07 09:33:00
11670 
介紹了在大型工業(yè)模擬仿真系統(tǒng)中,利用FPGA和軟IP核實(shí)現(xiàn)數(shù)據(jù)采集及收發(fā)控制的方案,并對(duì)其進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。重點(diǎn)闡述了在發(fā)送指令和采集接收兩種數(shù)據(jù)流模式下.該IP核的控制處理邏輯及工作狀態(tài)機(jī)的設(shè)計(jì)及實(shí)現(xiàn)
2018-11-07 11:14:19
20 DDR對(duì)于做項(xiàng)目來(lái)說(shuō),是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片:XC7K325T(KC705) 開(kāi)發(fā)工具:Vivado
2020-11-26 15:02:11
10426 
? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核,比如數(shù)學(xué)類(lèi)的IP核,數(shù)字信號(hào)處理使用的IP核,以及存儲(chǔ)類(lèi)的IP核,本篇文章主要介紹BRAM ?IP核
2020-12-29 15:59:39
13270 Xilinx FIR IP的介紹與仿真 1 xilinx fir ip 簡(jiǎn)介 1)符合 AXI4-Stream 的接口 2)高性能有限脈沖響應(yīng)(FIR),多相抽取器,多相內(nèi)插器,半帶,半帶抽取器和半
2020-10-30 12:29:01
2178 Xilinx快速傅立葉變換(FFT IP)內(nèi)核實(shí)現(xiàn)了Cooley-Tukey FFT算法,這是一種計(jì)算有效的方法,用于計(jì)算離散傅立葉變換(DFT)。
2022-03-30 11:01:31
4200 以Xilinx Vivado設(shè)計(jì)套件中提供的FFT IP為例,簡(jiǎn)要說(shuō)明如何進(jìn)行FFT IP配置和設(shè)計(jì)。
2022-07-22 10:21:27
3424 Vivado的FFT IP核支持多通道輸入(Number of Channels)和實(shí)時(shí)更改FFT的點(diǎn)數(shù)(Run Time Configurable Transform Length)。
2022-09-07 14:31:20
6996 Gowin FFT IP 用戶(hù)指南主要包括功能簡(jiǎn)介、信號(hào)定義、參數(shù)介紹、工作
原理、GUI 調(diào)用等,旨在幫助用戶(hù)快速了解高云半導(dǎo)體 Gowin FFT IP 的特
性及使用方法。
2022-09-15 10:19:24
1 上文基2FFT的算法推導(dǎo)及python仿真推導(dǎo)了基2FFT的公式,并通過(guò)python做了算法驗(yàn)證,本文使用verilog實(shí)現(xiàn)8點(diǎn)基2FFT的代碼。
2023-06-02 12:38:57
2761 
使用VCS仿真Vivado里面的IP核時(shí),如果Vivado的IP核的仿真文件只有VHDL時(shí),仿真將變得有些困難,VCS不能直接仿真VHDL
2023-06-06 11:15:35
3576 
在仿真Vivado IP核時(shí)分兩種情況,分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:43
2875 
這里做最簡(jiǎn)單的設(shè)置,打開(kāi)Vivado,點(diǎn)開(kāi)IP Catalog,找到FFT IP核。
2023-06-19 14:38:50
3580 
筆者在校的科研任務(wù),需要用FPGA搭建OFDM通信系統(tǒng),而OFDM的核心即是IFFT和FFT運(yùn)算,因此本文通過(guò)Xilinx FFT IP核的使用總結(jié)給大家開(kāi)個(gè)頭,詳細(xì)內(nèi)容可查看官方文檔PG109。
2023-07-10 10:43:18
2064 
DDS(Direct Digital Frequency Synthesizer) 直接數(shù)字頻率合成器,本文主要介紹如何調(diào)用Xilinx的DDS IP核生成某一頻率的Sin和Cos信號(hào)。
2023-07-24 11:23:29
8502 
Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核,比如數(shù)學(xué)類(lèi)的IP核,數(shù)字信號(hào)處理使用的IP核,以及存儲(chǔ)類(lèi)的IP核,本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:02
3291 在使用FPGA的時(shí)候,有些IP核是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP核的license。
2024-10-25 16:48:32
2275 
用RAM實(shí)現(xiàn)一個(gè)DDS,從原理上來(lái)說(shuō)很簡(jiǎn)單,在實(shí)際使用的時(shí)候,可能沒(méi)有直接使用官方提供的IP核來(lái)的方便。這個(gè)博客就記錄一下,最近使用到的這個(gè)DDS IP。
2024-10-25 16:54:11
5872 
本文介紹了Vidado中FFT IP核的使用,具體內(nèi)容為:調(diào)用IP核>>配置界面介紹>>IP核端口介紹>>MATLAB生成測(cè)試數(shù)據(jù)>>測(cè)試verilogHDL>>TestBench仿真>>結(jié)果驗(yàn)證>>FFT運(yùn)算。
2024-11-06 09:51:43
5640 
一 傅里葉變換FFT 想必大家對(duì)傅里葉老人家都不陌生了,網(wǎng)上也有這方面的很多資料。通過(guò)FFT將時(shí)域信號(hào)轉(zhuǎn)換到頻域,從而對(duì)一些在時(shí)域上難以分析的信號(hào)在頻域上進(jìn)行處理。在這里,我們需要注意采樣頻率
2025-01-08 11:33:44
3265 
Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP 核,用于在 FPGA 中實(shí)現(xiàn)高效的移位寄存器(Shift Register)。該 IP 核利用
2025-05-14 09:36:22
913
評(píng)論