大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會(huì)丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常的運(yùn)行。
2019-07-01 17:16:45
17573 目前，大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會(huì)丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常的運(yùn)行。
2022-10-24 14:52:001224 目前，大多數(shù) FPGA 芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會(huì)丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常
2022-12-26 18:10:003584 `FPGA 上電配置時(shí)候IO口會(huì)有一個(gè)短暫的3.3V 10ms 的電平，導(dǎo)致我控制端出現(xiàn)問(wèn)題，我想問(wèn)下如何可以避免這個(gè)電平`
2020-11-23 10:31:40
FPGA上電瞬間IO管腳輸出的高電平怎么消除呢？
2023-04-23 14:48:08
設(shè)計(jì)、引腳分配產(chǎn)生非常重要的影響。這篇專題就針對(duì)FPGA從上電開(kāi)始 ，配置程序，到正常工作整個(gè)過(guò)程中所有IO的狀態(tài)進(jìn)行分析。 從時(shí)間階段可以分為兩部分，第一階段是從FPGA上電開(kāi)始直到配置
2021-01-08 17:29:15
我用的TPS54618給xilinx公司XC5VLX110提供IO3.3的電壓，電路圖是由webench生成的，發(fā)現(xiàn)的問(wèn)題如下：PCB上電后，測(cè)量所有的電壓都正常，給FPGA燒寫(xiě)程序成功，斷電后發(fā)現(xiàn)
2019-03-19 07:34:20
`關(guān)鍵內(nèi)容提要：（1） FPGA IO命名方式；（2） FPGA的上電時(shí)序 今天想和大家一起聊聊FPGA的IO。先說(shuō)說(shuō)我當(dāng)年入門(mén)的經(jīng)歷吧。國(guó)內(nèi)的大學(xué)有FPGA開(kāi)發(fā)條件的實(shí)驗(yàn)室并不太多，當(dāng)年大學(xué)的那幫
2019-07-18 14:26:01
關(guān)鍵內(nèi)容提要：
（1）FPGA IO命名方式；
（2）FPGA的上電時(shí)序
今天想和大家一起聊聊FPGA的IO。
先說(shuō)說(shuō)我當(dāng)年入門(mén)的經(jīng)歷吧。國(guó)內(nèi)的大學(xué)有FPGA開(kāi)發(fā)條件的實(shí)驗(yàn)室并不太多，當(dāng)年大學(xué)的那幫
2023-11-03 11:08:33
FPGA程序?qū)懲昃幾g已用94%的資源。下載沒(méi)有問(wèn)題，上電后，有時(shí)正常運(yùn)行，有時(shí)一上電沒(méi)有現(xiàn)象，示波器看管腿的波形也沒(méi)有，懷疑FPGA沒(méi)有工作，有時(shí)epcs4的程序沒(méi)有正確下載。量了FPGA的供電也都正常。到底是什么問(wèn)題呢？
2015-01-08 15:18:37
cyclone fpga jtag突然不能下載程序，測(cè)量了一下電壓，發(fā)現(xiàn)上電后 ，nstatus管教一直是低電平，其他供電正常 ，這是為什么呢？求幫忙解答，謝謝了
2016-09-27 20:40:03
運(yùn)行后，控制都正常，只有在上電或者復(fù)位的那一瞬間，電平不正常。
5、IO口分別為HZ1（PE9）、HZ2(PE10）；HZ1、HZ2直連芯片IO。
2025-03-14 11:11:25
請(qǐng)問(wèn) AD2S1210 上電后，不編程，會(huì)輸出一個(gè)默認(rèn)的激勵(lì)頻率嗎？
2024-01-15 06:30:35
AD2S1210重新上電后，默認(rèn)激勵(lì)頻率不為10kHz，而是二十幾千赫茲，請(qǐng)問(wèn)是為什么？
2023-12-08 06:43:56
采用AD9789，遇到以下問(wèn)題，求大神解答！上電手動(dòng)復(fù)位后，對(duì)芯片進(jìn)行寫(xiě)操作無(wú)響應(yīng)，無(wú)論寫(xiě)入什么數(shù)據(jù)，讀取狀態(tài)寄存器結(jié)果都是0xFF,示波器觀察SPI管腳時(shí)序無(wú)誤，上電后，不進(jìn)行任何配置，從SDO
2018-11-14 11:02:18
如上圖所示，ADC3663數(shù)據(jù)手冊(cè)中提到了，上電后必須給reset引腳一個(gè)高脈沖，讓它恢復(fù)默認(rèn)的參數(shù)設(shè)置。
因?yàn)槲覀儸F(xiàn)在的FPGA沒(méi)有多余引腳了，原理圖設(shè)計(jì)時(shí)候，只是把reset簡(jiǎn)單的用2K電阻
2024-11-18 07:19:24
上電狀態(tài)，是低功耗模式，那么怎么啟動(dòng)轉(zhuǎn)換呢？還有，是上電后立馬就可以對(duì)ADS1118寫(xiě)配置字嗎，而且只要寫(xiě)入就一定是寫(xiě)到控制寄存器嗎？在讀數(shù)據(jù)前有沒(méi)有什么標(biāo)志？
2024-12-13 16:33:11
ADS8686按照手冊(cè)使用fpga配置完成后，上電后出現(xiàn)偶發(fā)性數(shù)據(jù)全部為0.接上下載線調(diào)試，未出現(xiàn)過(guò)這種現(xiàn)象。
一般多天不用時(shí)，第一次上電出現(xiàn)ad輸出全部為0，但是第二次上電后全天不再出現(xiàn)這種現(xiàn)象。
2024-11-22 07:18:25
學(xué)習(xí)的時(shí)候了解到FPGA的多路供電要求一定的上電斷電順序，目前在搞Altera的Cyclone IV系列的FPGA，主要有內(nèi)部邏輯供電VCCINT，PLL供電VCCD_PLL，IO口供電VCCIO等
2017-05-18 22:36:29
刻刀割斷了VDDA(pin40)的走線，即VDDA現(xiàn)在是懸空的。上電后測(cè)量3V電壓是OK的，電流也在正常范圍內(nèi)（mA級(jí)），SWD燒寫(xiě)程序顯示為成功，請(qǐng)問(wèn)是否有潛在的風(fēng)險(xiǎn)影響？
2024-03-18 06:26:43
請(qǐng)問(wèn)一下，CC3200在進(jìn)入STANDBY模式后，所有IO處于什么電平狀態(tài)呢？
按照以往使用其它芯片的情況，睡眠后，IO都是恢復(fù)到輸入上拉高電平的狀態(tài)。
而在CC3200開(kāi)發(fā)板上運(yùn)行的程序，進(jìn)入
2018-06-21 13:43:49
CH579 GPIO上電后默認(rèn)是什么狀態(tài)？ 高電平？低電平？高阻態(tài)？空閑模式、暫停模式、睡眠模式、下電模式;各模式下gpio 狀態(tài)能保持嗎？如果不能保持 喚醒后 gpio 是什么狀態(tài)？有沒(méi)有詳細(xì)說(shuō)明文檔？
2022-08-16 06:24:08
1.81v，問(wèn)題二：手壓FPGA芯片，FPGA提示配置成功，但是板子跑不起來(lái)；問(wèn)題三：（1）如果是虛焊問(wèn)題，問(wèn)什么手壓狀態(tài)下，IO連接的LED燈狀態(tài)也異常不亮，正常情況下：上電后IO狀態(tài)應(yīng)為高阻態(tài)， LED
2017-06-05 11:48:20
請(qǐng)問(wèn)KL25的GPIO上電后默認(rèn)是上拉還是下拉的，規(guī)格書(shū)中沒(méi)有找到?？聪掠袥](méi)有知道的，幫忙解釋一下。多謝！
2015-02-12 10:24:43
not bonded to a package pin).
也就是說(shuō)，可以對(duì)unused pins進(jìn)行配置上下拉。因?yàn)樾酒?b class="flag-6" style="color: red">上電后IO默認(rèn)三態(tài)下拉，我想現(xiàn)在將部分IO改為三態(tài)上拉。
2：試了很久，發(fā)現(xiàn)在Diamond軟件中，只有Spreadsheet View中可以配置上下拉，但必須限定IO為輸入或輸出
2024-08-23 12:57:46
M032芯片的所有GPIO在MCU上電過(guò)程直到完成reset的這段過(guò)程中，是什么狀態(tài)？項(xiàng)目需要用GPIO控制多個(gè)外部IO，需要在設(shè)備上電過(guò)程中有明確的IO狀態(tài)。
I/O Initial State
2023-08-21 07:38:50
如上規(guī)格書(shū)，我是否可以理解，INPUT和GND之間確是只有一個(gè)二極管，VCC上電后，默認(rèn)輸出是低電平呢？
2024-09-23 08:09:37
STM32 IO口設(shè)置成推挽輸出來(lái)控制光耦，從而控制繼電器，現(xiàn)在采用的是灌電流的方式，但是一上電默認(rèn)電平為低電平，我只能在程序里初始化函數(shù)后直接拉高，但是還是怕出現(xiàn)瞬間上電的現(xiàn)象，怎樣能讓他一上電到穩(wěn)定的狀態(tài)為高電平，在繼電器那邊加一個(gè)下拉電阻這樣可行么
2022-05-05 16:51:59
如題，上電過(guò)程，到IO口被初始化前，是什么狀態(tài)，在芯片手冊(cè)什么地方有說(shuō)明，這個(gè)沒(méi)有找到
2024-03-11 07:54:47
STM8 芯片上電前用戶使用的寄存器狀態(tài)都會(huì)自動(dòng)默認(rèn)是0嗎？
2023-10-13 07:58:02
現(xiàn)在遇到這樣問(wèn)題：ads8568采集基本正常，但可能在某一次上電后，出現(xiàn)不工作的狀態(tài)（busy為高），必須重新上電才能正常，CONVST、RD、CS等輸入正常
說(shuō)明：此AD芯片掛在fpga上，供電電壓HVDD和HVSS連接+5v，-5v，與模擬電壓共用
DVDD：+3.3v 數(shù)字
2025-02-06 08:00:16
焊接完第一次下載程序可以識(shí)別芯片，下載后重新上電，就會(huì)出現(xiàn)有時(shí)無(wú)法啟動(dòng)的狀態(tài)，此時(shí)仿真器也無(wú)法識(shí)別CPU，正常工作電源顯示負(fù)載電流11mA，若無(wú)法啟動(dòng)電流16mA，略有上升。
1.芯片是正規(guī)渠道
2024-01-12 06:14:20
上電后GPIO引腳的默認(rèn)電平是什么，是3.3V嗎？假如我用bbb連接繼電器，引腳連接光耦采用上拉3.3v的情況下。會(huì)不會(huì)在復(fù)位時(shí)引起繼電器動(dòng)作？外接光耦的3.3V如果是另外的電源（比如1117），會(huì)不會(huì)上電時(shí)會(huì)損壞BBB的引腳。
2017-04-06 11:08:34
用了好長(zhǎng)時(shí)間這款片子了，最近做了個(gè)設(shè)計(jì)，但是由于未考慮到下載IO狀態(tài)問(wèn)題（就是通過(guò)JTAG將MCS文件下載至Flash，上電由Flash加載時(shí)通過(guò)某引腳可配置，但與下載時(shí)不同），結(jié)果出現(xiàn)問(wèn)題，輸出
2016-10-16 22:07:59
請(qǐng)問(wèn)各位大佬，32出廠時(shí)沒(méi)有配置任何IO口功能的情況下，默認(rèn)的IO口是什么狀態(tài)，是浮空還是說(shuō)會(huì)配置成上下拉或者其他模式啥的，謝謝各位大佬解惑
2024-03-25 06:49:58
包含ETX(或者x86等CPU)以及FPGA，由于一般PCI接口通過(guò)FPGA來(lái)控制實(shí)現(xiàn)，所以如果系統(tǒng)上電后FPGA的配置、初始化時(shí)間太長(zhǎng)勢(shì)必影響到板卡CPU對(duì)于PCI總線接口的訪問(wèn)，而且大部分情況下系統(tǒng)
2015-01-22 14:41:34
本人菜鳥(niǎo)一枚，自己做了一個(gè)LQFP封裝的stc89c52的最小系統(tǒng)板，但上電后初始狀態(tài)下除了P1為高電平口別的P2 P3 口都為低電平，不應(yīng)該默認(rèn)初始復(fù)位值都應(yīng)該是高電平嗎？為什么會(huì)這樣？望大佬解答
2019-10-30 04:35:27
腳如SEN,Reset,SDATA,SCLK用FPGA控制。FPGA的數(shù)據(jù)輸入端采用LVDS接口?？紤]到不宜使ADC的CMOS輸出去驅(qū)動(dòng)FPGA的LVDS輸入，因此我希望ADC上電后，其輸出保持高阻
2025-01-22 06:38:54
例說(shuō)FPGA連載12：狀態(tài)初始——復(fù)位電路特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1c0nf6Qc FPGA器件在上電后都需要有一個(gè)確定的初始
2016-07-25 15:19:04
單片機(jī)IO默認(rèn)低電平，怎么上電后測(cè)量是高電平
2023-10-20 07:32:25
請(qǐng)教各位大佬，在stm32上電后，初始化GPIO之前，GPIO的狀態(tài)是否都是floating的狀態(tài)，必須要外加上拉或者下拉才能固定電平，否則會(huì)出現(xiàn)不定態(tài)或者毛刺，這一點(diǎn)在spec中有提到嗎？
2024-03-20 07:18:19
，因此需要設(shè)計(jì)者特別關(guān)注上電時(shí)序。針對(duì)XILINX FPGA的上電通常需要遵循以下規(guī)則： （1）在PS端，Vccpint，Vccpaux，Vccpll一起上電，后啟動(dòng)PS的Vcco電源
2020-12-23 17:44:23
大家好， 我在spartan-6 FPGA（XC6SLX9TQ144）板上遇到了問(wèn)題。我發(fā)現(xiàn)我的FPGA的所有io引腳在配置之前都處于高位狀態(tài)。但是我需要它們低。我不知道究竟是什么原因。我
2019-07-26 12:00:25
你好，在我們的研究中，我們正在探索FPGA器件上SRAM的上電狀態(tài)的固有隨機(jī)性。因此，我們現(xiàn)在正試圖在啟動(dòng)后從aVirtex-5器件讀出分配的RAM值。但是，根據(jù)“Virtex-5 FPGA配置指南
2020-06-18 09:26:09
怎么確定STM32上電后某個(gè)寄存器的初始狀態(tài)
2023-10-13 06:01:25
實(shí)驗(yàn)中發(fā)現(xiàn)在如果在初始是不給FPGA的IO引腳執(zhí)行操作，默認(rèn)的輸出時(shí)高電平，怎么回事呢？想設(shè)成是低電平，該怎么辦？
2023-04-23 14:49:12
包含ETX(或者x86等CPU)以及FPGA，由于一般PCI接口通過(guò)FPGA來(lái)控制實(shí)現(xiàn)，所以如果系統(tǒng)上電后FPGA的配置、初始化時(shí)間太長(zhǎng)勢(shì)必影響到板卡CPU對(duì)于PCI總線接口的訪問(wèn)，而且大部分情況下系統(tǒng)
2015-01-20 17:37:04
當(dāng)沒(méi)有電源給該組時(shí)，我無(wú)法找出IO引腳的狀態(tài)。 Spartan 6 SelectIO用戶指南告訴我以下內(nèi)容VCCINT（1.2V），VCCAUX和VCCO電源可以按任何順序應(yīng)用。在FPGA啟動(dòng)配置
2019-06-28 10:36:33
AD2S1210重新上電后，默認(rèn)激勵(lì)頻率不為10kHz，而是二十幾千赫茲，請(qǐng)問(wèn)是為什么？
2018-07-31 08:27:59
各位大俠： 請(qǐng)問(wèn)CC2541 的IO上電的什么狀態(tài)。我用P0_6作為輸出，發(fā)現(xiàn)每次上電都會(huì)輸出短暫的高脈沖。仿真時(shí)，程序還沒(méi)跑就輸出高電平；設(shè)置斷點(diǎn)看，發(fā)現(xiàn)一直初始化IO才不會(huì)輸出高電平
2019-10-08 09:15:17
請(qǐng)問(wèn)CPLD/FPGA上電初始時(shí)IO口的狀態(tài)是怎么樣的呢？
2023-04-23 14:26:44
請(qǐng)問(wèn)CW32F030上電IO是處于什么狀態(tài)？為了防止MCU上電，對(duì)外圍的電路的誤動(dòng)作，一把很多MCU會(huì)上電瞬間設(shè)置為高阻態(tài)，不知道CW32F030 的端口IO什么狀態(tài)，謝謝
2025-12-09 07:38:12
芯片DSP2812，初始化一些管腳為普通IO口，方向是輸出引腳，沒(méi)有指定狀態(tài)，請(qǐng)問(wèn)引腳此時(shí)的默認(rèn)狀態(tài)是什么電平，是否與內(nèi)部結(jié)構(gòu)有關(guān)，內(nèi)部弱上拉電阻或者下拉電阻？(外部沒(méi)接上拉或者下拉電阻)
2020-07-20 07:49:47
請(qǐng)問(wèn)TMS320F***在上電時(shí)IO口管腳狀態(tài)默認(rèn)是輸入還是輸出方式？如果是輸出是默認(rèn)是高電平還是低電平？是否有相關(guān)文檔介紹？盼回復(fù)，謝謝！
2018-09-14 10:44:58
M0516 上電IO電平狀態(tài)在哪有描述？能否設(shè)置？
2023-08-25 07:42:03
請(qǐng)教：STM32F4 上電時(shí)，IO口是什么狀態(tài) ？ 高電平？低電平 ？還是其他的狀態(tài)？謝謝 ！
2018-10-19 08:33:06
您好！我目前用的是TMS320C6748芯片，想問(wèn)一下這個(gè)芯片能不能通過(guò)某個(gè)引腳上下拉來(lái)配置上電瞬間（程序還沒(méi)運(yùn)行起來(lái)）的所有IO電平狀態(tài)的呢？我看到技術(shù)參考手冊(cè)中可以通過(guò)配置PUPD_SEL
2019-08-22 12:14:12
本帖最后由 一只耳朵怪 于 2018-6-14 10:48 編輯
請(qǐng)問(wèn)TMS320F28035上電過(guò)程中是否將IO口設(shè)置為輸入狀態(tài)？上拉電阻多大？
2018-06-14 06:26:13
做了個(gè)板子，上電后，默認(rèn)dataclk的時(shí)鐘是13.125M的樣子，但是656輸出不是27M么？
2025-02-12 07:28:50
AVR單片機(jī)IO口初始化PORT和DDR兩個(gè)寄存器值0X00，表明為高阻態(tài)的輸入狀態(tài)。我想修改這個(gè)默認(rèn)設(shè)置，例如，上電復(fù)位后，默認(rèn)IO為輸出口，輸出高電平
2019-06-26 05:56:08
我對(duì)一些問(wèn)題很困惑。（1）上電后寄存器的狀態(tài)是“1”還是“0”？（2）下載.bit文件后寄存器的狀態(tài)是什么？它與代碼有什么關(guān)系嗎？我的意思是reg a = 1'b1。（3）在上述情況下，io引腳怎么樣？謝謝
2020-06-14 11:51:03
喜我在我的項(xiàng)目中使用xc7z020-clg484。早期上電狀態(tài)下IO引腳的狀態(tài)是什么？我期待所有IO引腳都處于高阻態(tài)，直到我在程序中用邏輯低電平或邏輯高電平初始化它？謝謝＆amp;問(wèn)候卡薩拉加內(nèi)什
2020-08-27 08:31:45
重置后通用輸入/輸出(GPIO)的默認(rèn)狀態(tài)是什么
2020-11-23 12:13:21
IO口狀態(tài)切換說(shuō)明
2009-04-01 18:50:12
22 c51單片機(jī)上電后io口默認(rèn)的電平默認(rèn)都是高電平，因?yàn)橹徊贿^(guò)P0沒(méi)有內(nèi)部上拉電阻，是弱上拉，不加外部上拉電阻的話只能驅(qū)動(dòng)外部的門(mén)電路。P1到P3都有上拉電阻，是強(qiáng)上拉，可以直接驅(qū)動(dòng)外部的接口電路。
2017-11-21 16:08:3114126 
時(shí)序以及各階段I/O 管腳狀態(tài)，說(shuō)明了FPGA上電配置對(duì)電路功能的嚴(yán)重影響，最后針對(duì)不同功能需求的FPGA外圍電路提出了有效的設(shè)計(jì)建議。
2017-11-22 07:18:348500 
在進(jìn)行FPGA硬件設(shè)計(jì)時(shí)，引腳分配是非常重要的一個(gè)環(huán)節(jié)，特別是在硬件電路上需要與其他芯片通行的引腳。Xilinx FPGA從上電之后到正常工作整個(gè)過(guò)程中各個(gè)階段引腳的狀態(tài)，會(huì)對(duì)硬件設(shè)計(jì)、引腳分配產(chǎn)生非常重要的影響。這篇專題就針對(duì)FPGA從上電開(kāi)始 ，配置程序，到正常工作整個(gè)過(guò)程中所有IO的狀態(tài)進(jìn)行分析。
2020-09-02 09:20:2116092 
STM32上電后啟動(dòng)過(guò)程
2021-11-15 18:21:0216 由STM32切換到LPC1788，發(fā)現(xiàn)LPC的IO未初始化時(shí)輸出高電平，初始化后才能拉低，這樣和STM32的設(shè)計(jì)就不兼容了。分析查L(zhǎng)PC數(shù)據(jù)手冊(cè)后，發(fā)現(xiàn)：復(fù)位狀態(tài)為輸入模式，上拉模式。后面也有具體
2021-11-17 09:21:032 stm32的IO理解：STM32中空的I/O管腳是高電平還是低電平取決于具體情況。1、IO端口復(fù)位后處于浮空狀態(tài)，也就是其電平狀態(tài)由外圍電路決定。2、STM32上電復(fù)位瞬間I/O口的電平狀態(tài)默認(rèn)
2021-12-01 10:36:1123 單片機(jī)檢測(cè)IO口高電平、低電平、懸空三種狀態(tài)。步驟1：設(shè)置IO口為輸入上拉模式，讀取IO口狀態(tài)，假設(shè)用變量IO_State1記錄此時(shí)IO口狀態(tài)。步驟2：設(shè)置IO口為輸入下拉模式，讀取IO口狀態(tài)，假設(shè)
2021-12-23 19:16:3942 目前，大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會(huì)丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常的運(yùn)行。
2022-08-15 09:13:312967 關(guān)于 FPGA 的 IO資源分析共分為三個(gè)系列進(jìn)行具體闡述，分別為： IO資源：分析FPGA IO資源的電氣特性； IO邏輯資源：分析FPGA的輸入輸出數(shù)據(jù)寄存器、DDR工作方式、可編程輸入延時(shí)
2022-12-13 13:20:063155 引言：上一篇文章我們介紹了通過(guò)添加電阻器、場(chǎng)效應(yīng)晶體管（FET）開(kāi)關(guān)、電平轉(zhuǎn)換器甚至其他Xilinx FPGA等選項(xiàng)實(shí)現(xiàn)HP Bank IO與2.5V/3.3V外設(shè)對(duì)接的方法。本文介紹利用TI公司TXS0108實(shí)現(xiàn)FPGA IO Bank接不同外設(shè)IO接口電壓轉(zhuǎn)換。
2023-05-16 09:02:505020 
狀態(tài)機(jī)的基礎(chǔ)知識(shí)依然強(qiáng)烈推薦mooc上華科的數(shù)字電路與邏輯設(shè)計(jì)，yyds！但是數(shù)電基礎(chǔ)一定要和實(shí)際應(yīng)用結(jié)合起來(lái)，理論才能發(fā)揮真正的價(jià)值。我們知道FPGA是并行執(zhí)行的，如果我們想要處理具有前后順序的事件就需要引入狀態(tài)機(jī)。
2023-07-28 10:02:041769 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論