reg clk = 0聲明了一個(gè)reg信號(hào)，并賦初值為0。
always #10 clk <= ~clk為testbench代碼，讓clk每隔10ns翻轉(zhuǎn)一次，產(chǎn)生周期為20ns的時(shí)鐘信號(hào)。
wire out聲明了一個(gè)wire信號(hào)，用于連接到test模塊的輸出。
test mytest(clk, out)調(diào)用了前面寫好的test模塊，其中mytest是模塊名稱，這里的clk和out分別連接了mytest模塊內(nèi)部的in和out信號(hào)。這種寫法類似于面向?qū)ο蟮木幊陶Z(yǔ)言中，對(duì)象的實(shí)例化，test為類名，而mytest為對(duì)象名稱。同樣，Verilog中調(diào)用模塊時(shí)，可以實(shí)例化多個(gè)test對(duì)象。
更多Testbench的寫法請(qǐng)上網(wǎng)搜索相關(guān)資料。

行為仿真

右擊simu模塊，選擇Set as Top，將simu模塊設(shè)置為仿真時(shí)的頂層模塊。頂層模塊類似于C編程時(shí)的入口函數(shù)，即main函數(shù)。main`函數(shù)可以調(diào)用其他子函數(shù)；類似的，頂層模塊可以調(diào)用其他模塊。

在Flow Navigator窗口中點(diǎn)擊Run Simulation - Run Behavioral Simulation；或者在菜單中選擇Flow - Run Simulation - Run Behavioral Simulation，即可啟動(dòng)行為仿真。

稍后Behavioral Simulation窗口打開，即可看到輸出的仿真波形。

操作技巧

雙擊圖中右側(cè)的Untitled 2標(biāo)簽，可以最大化仿真波形窗口。在波形窗口按住Ctrl鍵并滾動(dòng)鼠標(biāo)滾輪，可以橫向縮放波形；按住Shift并滾動(dòng)鼠標(biāo)滾輪，可以橫向平移波形。

如圖，可以看出clk為周期20ns的時(shí)鐘信號(hào)，而out和clk的電平始終相反，即test模塊中的非門工作正確。

在Behavioral Simulation窗口中的Scopes子窗口，根據(jù)模塊調(diào)用關(guān)系選中mytest，在右側(cè)的Objects窗口即可看到test模塊中所有的信號(hào)（包括內(nèi)部信號(hào)，即沒有寫到模塊聲明語(yǔ)句module(a,b,c)括號(hào)中的信號(hào)）。

右擊信號(hào)，選擇Add To Wave Window，可將波形添加到右側(cè)的仿真波形窗口，保存仿真文件，再次仿真時(shí)就可以看到該信號(hào)的波形。

對(duì)于一些輸出數(shù)字信號(hào)波形的情況，例如讓reg [7:0] sine_out輸出正弦波，仿真后右擊信號(hào)，選擇Waveform Style - Analog，即可以波形的形式查看信號(hào)。如圖顯示的就是正弦波信號(hào)（注意這里信號(hào)本身還是數(shù)字信號(hào)，并不是模擬信號(hào)，只是用軟件顯示出了其幅值隨時(shí)間變化的波形）。

對(duì)于多位信號(hào)例如wire [7:0] p，默認(rèn)使用二進(jìn)制形式顯示，可以根據(jù)需要修改。例如右擊選擇Radix - Unsigned Decimal即可設(shè)置為無符號(hào)十進(jìn)制顯示，如圖。