二極管-晶體管耦合邏輯電路（DTL），它是一種與非門(mén)電路。只要輸入信號(hào)為低電平，則輸出為高電平。
2024-03-15 17:39:02
158 
大佬們，在通用定時(shí)器PWM輸出實(shí)現(xiàn)呼吸燈的實(shí)驗(yàn)中，我在這個(gè)通道輸出極性選擇中選擇高電平有效，LED0為啥會(huì)一直亮？按理說(shuō)應(yīng)該是輸出低電平才會(huì)亮啊。
2024-03-07 06:47:45
CYT4B pwm 怎么反轉(zhuǎn)輸出信號(hào)極性，比如原先低于比較值為低電平，怎么改成高電平
2024-03-04 07:34:31
： 邏輯電平參數(shù)是描述輸入或輸出信號(hào)在邏輯門(mén)內(nèi)部的電壓范圍的指標(biāo)。 VIL：輸入的低電平（Logic Low）電壓。TTL邏輯門(mén)規(guī)定，輸入低電平范圍為0V到0.8V。 VIH：輸入的高電平（Logic High）電壓。TTL邏輯門(mén)規(guī)定，輸入高電平范圍為2V到5V。 VOL：輸出的低電平電壓。TTL邏輯門(mén)
2024-02-22 11:25:25238 半導(dǎo)體）管道組成。在CMOS電路中，輸入信號(hào)的高和低電平取決于輸入信號(hào)的電壓和電路中的配置。 對(duì)于CMOS門(mén)電路來(lái)說(shuō)，判斷輸出電平的關(guān)鍵是輸入電壓。在理想的情況下，當(dāng)輸入電壓為高電平時(shí)，輸出為低電平；當(dāng)輸入電壓為低電平時(shí)，輸出電平為高電平。這是因?yàn)镃MOS電路的輸入管道是一個(gè)開(kāi)關(guān)，當(dāng)輸入電壓為高
2024-02-22 11:12:34509 的CMOS電平一般分為邏輯高電平（High Level）和邏輯低電平（Low Level）。CMOS電平的取值一般在0V到Vcc之間，Vcc是CMOS電路供電電壓。邏輯高電平一般為Vcc，邏輯
2024-02-22 11:10:52332 雙向邏輯電平轉(zhuǎn)換器是一種電子器件，用于在不同電壓邏輯電平之間進(jìn)行轉(zhuǎn)換。它可以將一個(gè)邏輯電平轉(zhuǎn)換為另一個(gè)邏輯電平，從而確保在不同電壓環(huán)境下的設(shè)備之間能夠正常通信和協(xié)作。
2024-02-19 16:54:00465 
在推挽輸出模式下，一個(gè)晶體管用于提供高電平輸出，而另一個(gè)晶體管則用于提供低電平輸出。當(dāng)內(nèi)部輸出為1電平時(shí)，上邊的晶體管（如MOS管）導(dǎo)通，同時(shí)下邊的晶體管截止，這時(shí)輸出高電平。
2024-02-06 09:27:10637 
在這種實(shí)現(xiàn)中，當(dāng)控制信號(hào) B 為高電平時(shí)，異或門(mén)的輸出將反轉(zhuǎn)輸入信號(hào) A 的邏輯電平。如果 A 是高電平，則輸出是低電平；如果 A 是低電平，則輸出是高電平。而當(dāng)控制信號(hào) B 為低電平時(shí)，異或門(mén)的輸出與輸入信號(hào) A 保持一致。
2024-02-04 17:40:01990 
當(dāng)控制信號(hào)處于高電平狀態(tài)時(shí)，輸入信號(hào)的邏輯電平將被反轉(zhuǎn)。例如，若輸入信號(hào)為高電平，則輸出信號(hào)為低電平；若輸入信號(hào)為低電平，則輸出信號(hào)為高電平。
2024-02-04 17:35:00451 二進(jìn)制中的兩個(gè)數(shù)字0和1稱(chēng)為位(bit, 是二進(jìn)制數(shù)字binary digit的縮寫(xiě))。在數(shù)字電路中，使用兩個(gè)不同的電平表示這兩個(gè)位。一般情況下，1 用高電平表示，0用低電平表示，這種邏輯體制稱(chēng)為正邏輯。
2024-02-04 16:54:09462 
在大多數(shù)應(yīng)用中，輸入波形往往不是固定的電平，而是在邏輯高電平和低電平之間頻繁變化的電壓波形。
2024-02-04 15:42:33348 
對(duì)于二輸入與非門(mén)運(yùn)算執(zhí)行負(fù)或運(yùn)算，只有當(dāng)輸入A與B中有一個(gè)是低電平或者兩個(gè)都是低電平時(shí)，輸出就為高電平。
2024-02-04 14:44:08522 觸發(fā)和下降沿觸發(fā)。 首先，我們需要了解一下什么是低電平觸發(fā)和下降沿觸發(fā)。低電平觸發(fā)是指當(dāng)外部信號(hào)的電平低于某個(gè)特定閾值時(shí)，觸發(fā)中斷。而下降沿觸發(fā)是指當(dāng)外部信號(hào)從高電平變?yōu)?b class="flag-6" style="color: red">低電平時(shí)，觸發(fā)中斷。這兩種觸發(fā)方式在實(shí)
2024-01-31 10:32:49488 我使用 xmc7200 開(kāi)發(fā) COOLDIM_PRG_BOARD。 我用PWM輸出正弦波，我用邏輯分析儀捕捉輸出的最后一位異常，最后一位應(yīng)該是高電平，但長(zhǎng)時(shí)間低電平，為什么？
2024-01-18 09:37:08
觸發(fā)器會(huì)觸發(fā)并改變輸出狀態(tài)，這取決于JK觸發(fā)器的觸發(fā)方式。 在真實(shí)的電路中，JK觸發(fā)器的觸發(fā)方式是由實(shí)際的電壓電平決定的，通常有兩種模式，分別是懸空狀態(tài)為低電平和懸空狀態(tài)為高電平。在本文中，將詳細(xì)介紹這兩種觸發(fā)方式，并探討它
2024-01-15 13:35:53446 AD7985芯片已設(shè)置為/CS模式（三線(xiàn)式且有繁忙指示）。
設(shè)置方法：TURBO管腳下拉，SDI上拉，SDO接10K的上拉。輸出給CNV時(shí)鐘（1.953Mhz）；
問(wèn)題現(xiàn)象：CNV時(shí)鐘保持高電平
2024-01-12 06:46:44
NE555電路中，觸摸2腳低電平有效有動(dòng)作，觸摸6腳高電平有效有動(dòng)作，觸摸電路中人體雜波信號(hào)是高電平還是低電平？
2024-01-10 13:03:22
電平轉(zhuǎn)換芯片可以在數(shù)字電路和模擬電路中使用。在數(shù)字電路中，它可以將不同的邏輯電平（例如TTL、CMOS、LVCMOS等）轉(zhuǎn)換為其他邏輯電平，以便實(shí)現(xiàn)電路之間的兼容性。在模擬電路中，它可以將不同的電壓范圍（例如±5V、0-10V等）轉(zhuǎn)換為其他電壓范圍，以便滿(mǎn)足不同電路的需求。
2024-01-09 13:08:56567 CMOS是一種常見(jiàn)的邏輯門(mén)電路，它使用CMOS技術(shù)來(lái)實(shí)現(xiàn)數(shù)字邏輯功能。在CMOS電路中，輸入端接電阻后接地的情況下，一般情況下是低電平。 首先，讓我們先了解一下CMOS電路的基本原理。CMOS（互補(bǔ)
2024-01-09 11:25:51653 我的目的是使得ADP2164的PGOOD管腳輸出高電平。
EN管腳使用示波器測(cè)得其為斜坡信號(hào)（上下峰均為4.1646V和4.076V）
VIN/TRK/SYNC/PVIN是4.9mV，RT
2024-01-08 08:16:25
正常使用情況下，LTC3331的ship引腳接高電平還是低電平？
2024-01-05 11:07:17
LTC6813-1,pin 49 DRIVE 引腳是一直輸出高電平？還是周期性的高/低電平？
我司在測(cè)試的過(guò)程中發(fā)現(xiàn)，如果不與主MCU通信，DRIVE 輸出的 是1.88s的高電平后，隨即變成低電平
2024-01-03 07:26:44
無(wú)論怎么設(shè)置ADXL345_DATA_FORMAT 0x31寄存器的INT_INVERT中斷有效位，2個(gè)中斷腳都一直是低電平。
按datasheet上
INT_INVERT位值為0，設(shè)置中斷至高電平
2024-01-01 06:06:35
EH2730-A948長(zhǎng)按開(kāi)關(guān)機(jī)芯片 一．功能說(shuō)明 四路按鍵（KEY1、KEY2、KEY3、KEY4）輸入控制，兩路信號(hào)同步輸出（可二選一）。上電狀態(tài)OUTL為高電平、OUTH為低電平。 KEY1
2023-12-23 09:15:22158 
數(shù)字隔離器芯片是一種將輸入信號(hào)隔離處理的器件。它的主要功能是在輸入和輸出之間提供電氣隔離，以防止傳遞噪聲、干擾和高電壓等問(wèn)題。在數(shù)字隔離器芯片中，默認(rèn)輸出低電平意味著在沒(méi)有輸入信號(hào)時(shí)，輸出信號(hào)
2023-12-22 13:47:36373 本人初次使用AD7656。引腳接高電平是指接 VDD(12V)、AVCC(5V)、DVCC(5V)還是Vdrive(3.3V)？還是對(duì)于不同的引腳不一樣？我看到的各種文獻(xiàn)中接法不同。
另外硬件模式
2023-12-21 07:46:08
1AD9220在時(shí)鐘高電平下是不是一直采樣但不轉(zhuǎn)換，到低電平的時(shí)候才進(jìn)行轉(zhuǎn)換并輸出？
2AD9220是不是在上升沿啟動(dòng)采樣保持，到下一個(gè)上升沿開(kāi)始輸出（我注意到手冊(cè)標(biāo)注的輸出延遲是從上升沿開(kāi)始
2023-12-21 06:39:57
你好，我用并口16，讀轉(zhuǎn)換數(shù)據(jù)，負(fù)電源VSS直接接到AGND上。rest 低電平后，給CONVST ABC 高電平開(kāi)始轉(zhuǎn)換，但是BUSY一直無(wú)高電平信號(hào)。
2023-12-18 06:36:21
您好，
當(dāng)沒(méi)有數(shù)據(jù)輸入的時(shí)候，AD9780的 DCI數(shù)據(jù)時(shí)鐘輸入 管腳是否可以一直保持在高電平或者低電平？
謝謝！
2023-12-15 06:41:13
當(dāng)DRVDD使用5V時(shí)，手冊(cè)上寫(xiě)了，AD芯片的數(shù)字輸入輸出是5V的邏輯電平。當(dāng)DRVDD使用3.3V時(shí)，AD芯片的數(shù)字輸入輸出是3.3V的邏輯電平。但是當(dāng)DRVDD = 3.3 V時(shí)，不知道數(shù)字輸入
2023-12-14 07:09:38
有誰(shuí)知道為什么AD7712的DRDY引腳一直是高電平嗎？它不是一上電就一直工作即使沒(méi)有輸入，它的DRDY引腳應(yīng)該會(huì)周期性的變?yōu)?b class="flag-6" style="color: red">低電平啊？一直是高電平也就沒(méi)有數(shù)據(jù)輸出了。
2023-12-13 07:41:21
在調(diào)試AD7173-8的時(shí)候，首先發(fā)送了讀IP寄存器的命令，收到的回復(fù)是30D5，也即SPI通信無(wú)誤。然后將CS拉低，DIN保持高電平，但是一直等不到DOUT為低電平的狀態(tài)?？磀atasheet上說(shuō)
2023-12-11 06:53:37
。請(qǐng)給位專(zhuān)家?guī)兔Ψ治鱿聠?wèn)題所在。謝謝！上電后復(fù)位ADC電平 2us高電平，啟動(dòng)轉(zhuǎn)換信號(hào)周期10us，convest低電平1us
2023-12-04 06:37:59
邏輯電平是數(shù)字電子系統(tǒng)中的關(guān)鍵概念之一。它決定了信號(hào)被認(rèn)定為高電平還是低電平，并進(jìn)一步影響著數(shù)字電路的正確操作。邏輯電平是用來(lái)表示數(shù)字信號(hào)狀態(tài)的電壓水平。在數(shù)字電子系統(tǒng)中，常用的邏輯電平有高電平
2023-11-24 08:20:201672 
請(qǐng)問(wèn)ADA4930 PD管腳信號(hào)是高電平使芯片工作還是低電平使芯片工作
2023-11-20 08:21:38
Metal-Oxide-Semiconductor）。 TTL是一種基于晶體管的數(shù)字邏輯電平標(biāo)準(zhǔn)，使用5V電源供電，邏輯高電平（1）通常在2.4V以上，邏輯低電平（0）在0.4V以下。TTL邏輯電平的優(yōu)點(diǎn)是速度快、噪聲容忍度高，常見(jiàn)于早期的數(shù)字電路。然而，由于功耗較大，現(xiàn)在更常用的是
2023-11-17 14:16:06648 什么是線(xiàn)與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？ 線(xiàn)與邏輯是一種基本的數(shù)字邏輯電路，用于實(shí)現(xiàn)布爾代數(shù)中的邏輯運(yùn)算。在線(xiàn)與邏輯中，當(dāng)所有輸入信號(hào)都是高電平時(shí)，輸出信號(hào)才為高電平；否則，輸出信號(hào)
2023-11-17 14:11:381389 AD8468兩個(gè)輸入端都接地，輸出是高電平還是低電平
2023-11-15 06:11:57
讀取某一個(gè)上拉電平信號(hào)，它可能輸出是低電平，可能是高電平，可能是方波，并且這個(gè)方波不知道頻率何占空比，那么如何來(lái)通過(guò)程序來(lái)判斷呢？高電平和低電平都好說(shuō)，利用HAL庫(kù)讀取即可，如下
2023-11-07 08:00:52995 
是基于信號(hào)保持在特定電平的條件觸發(fā)操作。通常，高電平觸發(fā)（信號(hào)為高電平時(shí)觸發(fā)）和低電平觸發(fā)（信號(hào)為低電平時(shí)觸發(fā)）是兩種常見(jiàn)的電平觸發(fā)方式。-操作持續(xù)時(shí)間：操作會(huì)持續(xù)進(jìn)行，
2023-10-31 08:00:523407 單片機(jī)IO默認(rèn)低電平，怎么上電后測(cè)量是高電平
2023-10-20 07:32:25
本人是個(gè)新手剛剛接觸51單片機(jī)，怎么編程去計(jì)算51單片機(jī)某個(gè)io口的輸入高低電平時(shí)間，比如我從P1.0口輸入了一個(gè)方波信號(hào)，那么怎么通過(guò)單片機(jī)編程去檢測(cè)我這個(gè)方波高電平的時(shí)間（或者說(shuō)長(zhǎng)度），還有低電平的時(shí)間（或者說(shuō)長(zhǎng)度），這個(gè)檢測(cè)時(shí)間要精確到ms。
2023-10-20 07:11:25
在設(shè)置了PWM輸出端口，還能手動(dòng)設(shè)置高電平或者低電平嗎
2023-10-15 12:25:46
信號(hào)為高電平，否則為低電平，邏輯符號(hào)為"|" 3、非門(mén) （NOT） 有一路輸入信號(hào)一路輸出信號(hào)，當(dāng)輸入為高電平時(shí)輸出為低電平，輸入為低電平時(shí)輸出為高電平，邏輯符號(hào)為“~” 4、與非門(mén) （NAND） 有兩路輸入信號(hào)一路輸出信號(hào)，當(dāng)且僅當(dāng)兩路輸入信號(hào)
2023-10-12 14:35:034294 RS觸發(fā)器是一種基本的數(shù)字邏輯電路，它由兩個(gè)輸入（R和S）和兩個(gè)輸出（Q和Q‘）組成。R和S分別代表復(fù)位（Reset）和置位（Set）信號(hào)。當(dāng)R和S都是邏輯低電平時(shí)，RS觸發(fā)器會(huì)保持上一個(gè)狀態(tài)不變
2023-09-21 15:44:051873 CML電路如圖1 所示，輸入部分為一射隨器，假設(shè)T3管為N端，T4管為P端，當(dāng)P大于N時(shí)即輸入為高電平，反之為低電平。由于輸入部分為射隨器，輸出端接收到高低電平的相位與輸入端一致，當(dāng)接收為高電平
2023-09-20 15:32:41510 
進(jìn)行邏輯計(jì)算或判斷，從而實(shí)現(xiàn)數(shù)字電路的功能。 在現(xiàn)代電子設(shè)備中，信號(hào)的邏輯狀態(tài)往往通過(guò)邏輯電平來(lái)表示。邏輯電平分為高電平和低電平兩種，通常高電平表示“1”，低電平表示“0”?！?”和“0”是數(shù)字電路中最基本的邏輯符號(hào)，
2023-09-19 17:16:11692 端電平都為低電平時(shí)，輸出端就給出高電平；在其它情況下，輸出端均為低電平。TTL 與非門(mén)的功能可以表示為：Y = ? (A ∧ B)。其中，A 和 B 分別是兩個(gè)輸入電平，Y 是輸出電平，? 是取反符號(hào)，表示將輸入電平取反。 TTL NAND 門(mén)通常用于數(shù)字電路中，作為邏輯電路的基礎(chǔ)元件
2023-09-17 15:42:182006 推挽輸出是低電平還是高電平? 推挽輸出器是一種常見(jiàn)的輸出方式。它由負(fù)和正三項(xiàng)組成，其中，負(fù)電平被連接到PNP晶體管，而正電平被連接到NPN晶體管。當(dāng)給定輸入信號(hào)時(shí)，晶體管被開(kāi)啟或關(guān)閉，電流流過(guò)負(fù)極
2023-08-31 10:26:311540 ，僅需極少的外部組件便可實(shí)現(xiàn)觸摸按鍵的檢測(cè)。 提供了6路1對(duì)1直接輸出低電平有效。最長(zhǎng)輸出時(shí)間10S。芯片內(nèi)部采用特殊的集成電路， 具有高電源電壓抑制比，可減少按鍵檢測(cè)錯(cuò)誤的發(fā)生，此特性保證在不利環(huán)境條件的應(yīng)用中芯 片仍具有很高的可靠性。 此觸摸芯片具有自動(dòng)校準(zhǔn)功能，
2023-08-29 10:21:28256 
FH154C6電子開(kāi)關(guān)芯片手冊(cè)
功能說(shuō)明：CMOS制造工藝，低工耗。驅(qū)動(dòng)能力大，適用于各種電子開(kāi)關(guān)。一路按鍵輸入控制，一路OUT低電平輸出。上電輸出低電平，短按開(kāi)關(guān)后輸出高電平，再短按按鍵，0UT輸出低電平。再短按輸出高電平，如此循環(huán)。（注：輸出為延時(shí)0.5S緩慢開(kāi)啟）
2023-07-03 15:30:43
2 差分邏輯電平之間的匹配，主要應(yīng)用于時(shí)鐘和高速信號(hào)。
2023-06-25 14:56:131499 
單端邏輯電平的匹配是我們平時(shí)在硬件設(shè)計(jì)中最經(jīng)常碰到的，我們?cè)凇禩TL&CMOS電平》章節(jié)中已經(jīng)對(duì)TTL和COMS電平的匹配設(shè)計(jì)做了一些分析，一般3.3V LVTTL和LVCMOS是可以直接相互驅(qū)動(dòng)的。但是其它不同邏輯電平之間呢？舉個(gè)栗子，3.3V邏輯電平和1.8V邏輯電平之間呢？
2023-06-25 14:52:241380 
當(dāng)LV連接器的TXI-1為3V3高電平信號(hào)(LV排針接3V3，HV排針接5V)時(shí)，Q1 mos管的柵極和源極之間的壓降為0V(TXI-1與LV排針之間的電壓)，此時(shí)Q1 mos管不導(dǎo)通，TXO-1被R3電阻拉高，輸出5V高電平。
2023-06-25 09:10:43569 
芯片的電壓輸入引腳，建議放置一個(gè)100nf陶瓷電容濾波。 PIN.2: 芯片輸出使能引腳，高電平打開(kāi)輸出，低電平關(guān)閉輸出。
2023-06-14 09:16:07784 
我在使用K312芯片測(cè)試Wakeup功能時(shí)，發(fā)現(xiàn)OutPut輸出的GPIO在進(jìn)入待機(jī)后可以保持高電平輸出，但喚醒后會(huì)變?yōu)?b class="flag-6" style="color: red">低電平。
下面是我的設(shè)置：
1. 使用DS工具在Power組件中
2023-06-09 06:59:11
工作條件為：Vcc= 2.85V;V。.BAT = 3.3V； fRF = 2.437GHz； 根據(jù)工作模式設(shè)置RXTX和低電平有效SHDN； 低電平有效CS = 高電平； SCLK
2023-06-08 15:12:26249 
一般輸入信號(hào)最終會(huì)以開(kāi)關(guān)形式輸入到單片機(jī)中，以工程經(jīng)驗(yàn)來(lái)看，開(kāi)關(guān)輸入的控制指令有效狀態(tài)采用低電平比采用高電平效果要好得多，如圖1如示。當(dāng)按下開(kāi)關(guān)S1時(shí)，發(fā)出的指令信號(hào)為低電平，而平時(shí)不按下開(kāi)關(guān)S1時(shí)，輸出到單片機(jī)上的電平則為高電平。該方式具有較強(qiáng)的耐噪聲能力。
2023-05-30 09:06:441775 
高電平和低電平是數(shù)字電路中經(jīng)常會(huì)出現(xiàn)的專(zhuān)業(yè)名詞，它們所表面的意思就是電路上有和無(wú)，兩者之間沒(méi)有中間值，在不同的電路上，電壓的具體值也是各不相同的。如果用簡(jiǎn)單的語(yǔ)言表達(dá)它們的意思就是開(kāi)和關(guān)，平時(shí)
2023-05-26 10:17:3024015 
在RT1011芯片上，我想復(fù)用配置GPIO_AD0作為普通的GPIO口輸出高電平或低電平。你能給我一個(gè)例子或一些參考文件嗎？
2023-05-05 06:56:06
邏輯門(mén)可以用電阻、電容、二極管、三極管等分立原件構(gòu)成，成為分立元件門(mén)。也可以將門(mén)電路的所有器件及連接導(dǎo)線(xiàn)制作在同一塊半導(dǎo)體基片上，構(gòu)成集成邏輯門(mén)電路。簡(jiǎn)單的邏輯門(mén)可由晶體管組成。這些晶體管的組合可以使代表兩種信號(hào)的高低電平在通過(guò)它們之后產(chǎn)生高電平或者低電平的信號(hào)。
2023-04-30 17:49:004912 關(guān)于邏輯電路的幾個(gè)規(guī)定
①有關(guān)高電平，低電平的規(guī)定；
在邏輯電路中，電位的高低常用高電平，低電平來(lái)描述，單位也用“V”表示。實(shí)際的高電平和低電平都不是一個(gè)固定的數(shù)值，因此通常規(guī)定一個(gè)電平
2023-04-30 16:41:003484 
請(qǐng)問(wèn)如下圖的74LS系列門(mén)電路如何判斷輸出端是高電平還是低電平？
2023-04-28 14:40:55
我想用LM324做比較器，在反向輸入端加一個(gè)4V的參考電壓，正向輸入端隨電平的變化而輸出高低電平，圖中A點(diǎn)是用來(lái)取樣電壓，由于是PNP三極管，當(dāng)LM324輸出一個(gè)低電平時(shí)，由于低電平會(huì)使PNP導(dǎo)
2023-04-25 16:22:23
CMOS和TTL通過(guò)電阻接電源，要如何判斷接入高電平還是低電平？
2023-04-25 09:27:35
在數(shù)字電路的領(lǐng)域，常常把電壓簡(jiǎn)化為電平，來(lái)描述邏輯狀態(tài)。比如TTL電平信號(hào)規(guī)定，+5V等價(jià)于邏輯“1”，也稱(chēng)為高電平，0V等價(jià)于邏輯“0”，也就是低電平。數(shù)字電路里，只有0和1兩個(gè)狀態(tài)。其實(shí)從0V
2023-04-20 14:35:091739 
我需要將 LS1046A 的 RCW 配置為高電平有效 IRQ1 和 IRQ2 中斷。有人可以告訴我如何設(shè)置它們嗎？我對(duì) LS1046A 還是很陌生。
2023-04-17 07:21:47
比較器的原理挺簡(jiǎn)單，目的是比較兩個(gè)輸入端的電壓大小，若正輸入端的電壓為a，負(fù)輸入端的電壓為b，則當(dāng)a＞b時(shí)，輸出為高電平（邏輯1）；當(dāng)a＜b時(shí)，輸出為低電平（邏輯0）。
2023-04-12 16:09:553372 SPI的CPOL，表示當(dāng)SCLK空閑idle的時(shí)候，其電平的值是低電平0還是高電平1：CPOL=0，時(shí)鐘空閑idle時(shí)候的電平是低電平，所以當(dāng)SCLK有效的時(shí)候，就是高電平，就是所謂的active-high。
2023-04-10 16:21:344807 具有看門(mén)狗和手動(dòng)復(fù)位功能的高電平有效、低電平有效、汽車(chē)電壓監(jiān)控器（復(fù)位 IC）
2023-04-06 10:39:19
我可能遇到了 spi 驅(qū)動(dòng)程序的問(wèn)題。我正在嘗試讀取和寫(xiě)入 eeprom，但是當(dāng)讀取過(guò)程開(kāi)始時(shí)，芯片選擇不會(huì)保持低電平，而是返回高電平并在每個(gè)傳輸字節(jié)后取消選擇芯片。結(jié)果，eeprom 停止讀取
2023-04-06 06:50:40
單片機(jī)的輸出信號(hào)電平可以是高電平（通常為Vcc電壓，即正電源電壓）或低電平（通常為GND電壓，即接地電壓），具體取決于單片機(jī)的設(shè)計(jì)以及輸出端口的連接方式。
2023-04-01 15:55:362379 如何使用emios的GPIO模式輸出S32K312芯片PTA24引腳的高電平或低電平
2023-03-31 06:40:06
請(qǐng)教一下大神在單片機(jī)中直通方式下為啥csda接低電平有效呢？
2023-03-28 11:25:32
復(fù)位有效電平：低電平有效 3.0V 低功耗的電壓檢測(cè)器
2023-03-27 11:54:40
我想將一個(gè) GPIO 引腳（即 A17）設(shè)置為高電平和低電平。如果一個(gè)條件為真，我將 A17 設(shè)置為高，否則 A17 為低。我為 A17 配置了輸出方向的時(shí)鐘。我嘗試
2023-03-27 07:05:14
十六進(jìn)制非反相高電平到低電平移位器
2023-03-24 14:58:43
復(fù)位有效電平：低電平有效 1.5V 低功耗的電壓檢測(cè)器
2023-03-24 13:43:20
ARM 手冊(cè)中找不到關(guān)于支持類(lèi)型限制的任何限制。它專(zhuān)門(mén)討論了可能是高電平有效或低電平有效的電平敏感中斷。所以我不知道這個(gè)限制是從哪里來(lái)的。誰(shuí)能給我指出一份解釋其起源的文件？繼續(xù)，我注意到在
2023-03-24 06:45:09
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論