SN65LVDS94 LVDS serdes（串行器/解串器）接收器包含4個串行輸入7位并行移位寄存器，7×時鐘合成器和5個單個集成電路中的低壓差分信號（LVDS）線路接收器。這些功能允許從兼容的發(fā)送器（例如SN65LVDS93和SN65LVDS95）接收同步數(shù)據(jù)，通過五個平衡對導線，并以較低的傳輸速率擴展到28位單端LVTTL同步數(shù)據(jù)。

接收時，接收高速LVDS數(shù)據(jù)并以LVDS輸入時鐘（CLKIN）的七倍速率加載到寄存器中。然后以CLKIN速率將數(shù)據(jù)卸載到28位寬的LVTTL并行總線。鎖相環(huán)時鐘合成器電路為內部時鐘產生7×時鐘，為擴展數(shù)據(jù)產生輸出時鐘。 SN65LVDS94在輸出時鐘（CLKOUT）的上升沿提供有效數(shù)據(jù)。

SN65LVDS94僅需要五個線路終端電阻用于差分輸入，很少或不需要控制。數(shù)據(jù)總線在發(fā)送器的輸入端和接收器的輸出端看起來相同，數(shù)據(jù)傳輸對用戶是透明的。唯一的用戶干預是可以使用關斷/清除（SHTDN \）低電平有效輸入來禁止時鐘并關閉LVDS接收器以降低功耗。該信號的低電平將所有內部寄存器清零至低電平。

SN65LVDS94的特點是在-40°C至85°C的環(huán)境空氣溫度下工作。