經(jīng)常涉及對寬帶模擬信號進行數(shù)據(jù)采集和存儲，以便計算機進一步進行數(shù)據(jù)處理。為了對高速模擬信號進行不失真采集，根據(jù)奈奎斯特定理， 采樣頻率必須為信號頻率的2 倍以上，但在電阻抗多頻及參數(shù)成像技術(shù)中正
2023-09-15 09:45:01
1054 
1、 應(yīng)用背景
基于ARM+FPGA的高速同步數(shù)據(jù)采集方案，解決了數(shù)據(jù)采集的同步性問題，與以往
2010-07-22 16:36:171326 為了實現(xiàn)激光-水聲淺海地形遙感探測中水聲信號的實時解調(diào)與處理，本文提出了一種基于FPGA的激光多普勒測振計信號采集與處理系統(tǒng)的設(shè)計方案。以Cyclone Ⅱ系列FPGA為核心控制模塊，結(jié)合
2013-10-29 10:10:022157 
為解決現(xiàn)場測試系統(tǒng)中微弱信號的高速實時采集處理和及時可靠存儲的問題，本文提出了基于PCI總線的數(shù)據(jù)采集電路的設(shè)計方案，該方案將模擬信號通過高速A/D芯片有效采樣，在FPGA的控制下將數(shù)據(jù)上傳到PC
2014-01-24 09:45:291605 
隨著現(xiàn)代檢測技術(shù)和科技水平的高速發(fā)展，信號采集技術(shù)的應(yīng)用范圍越來越廣泛［1］。與此同時，對信號采集系統(tǒng)的采集精度、采樣率以及便攜性等設(shè)計需求提出了更高的要求?，F(xiàn)場可編程門陣列（FPGA）具有邏輯
2020-01-26 16:58:002396 
的領(lǐng)域。目前由于數(shù)字信號的快速發(fā)展，對信號采集的要求也不斷的提高，特別是在參數(shù)方面的要求越來越高，如精度、速度、采樣通道數(shù)等。鑒于此，本文會介紹一種基于FPGA來控制高速A/D轉(zhuǎn)換器AD9432實現(xiàn)高速采集，從而滿足在系統(tǒng)中的應(yīng)用。
2020-07-30 17:53:312803 
，基于Xilinx 6系列FPGA實現(xiàn)。集成了豐富的對外高速和低速接口。系統(tǒng)由CPU子系統(tǒng)、數(shù)據(jù)采集(DAQ子系統(tǒng)、高速存儲(Storage)子系統(tǒng)和數(shù)據(jù)回放(loopback)子系統(tǒng)構(gòu)成，具有配置靈活
2016-07-25 11:35:43
E30-M系列/E32-M系列的產(chǎn)品有哪些？有什么優(yōu)勢？
2022-03-02 07:19:01
門陣列實現(xiàn)1bit 的RAM時一般需要4 個門，因此 ESB/BARM 做RAM使用時，1bit 等效 4 個門，對Altera FPGA 中一個2048bit的ESB ，等效門數(shù)為8K。光靠這些數(shù)據(jù)還不
2012-08-11 10:29:07
RAM Bits 327,680Maximum Macrocells2,560Maximum I/O Pins 716圖1 EP20K 系列的等效門數(shù)下面以EP20K1000E 為例詳細說明FPGA
2012-03-01 10:08:53
的EZ-USB FX2系列智能USB接口芯片。其作用是將主機所發(fā)送的命令序列經(jīng)USB2．0端口輸出，實現(xiàn)對數(shù)據(jù)采集系統(tǒng)的控制；同時把A／D轉(zhuǎn)換器采集的數(shù)據(jù)以高速的數(shù)據(jù)序列形式發(fā)送到主機。其中，USB2．0端口
2020-01-07 07:00:00
比較器將網(wǎng)線傳輸過來的差分信號轉(zhuǎn)為單端信號，該信號時鐘頻率為100M，電平標準能滿足FPGA的輸入電平標準，波形質(zhì)量尚可。單端信號直接連接到FPGA，現(xiàn)在如果想用FPGA直接采集，應(yīng)該怎么處理呢，是當作異步信號直接打拍嗎，過采樣的話時鐘頻率不夠。時鐘恢復目前來不及實現(xiàn)。
2020-03-07 16:01:37
JESD204B協(xié)議ADC多片多通道之間采樣點相對時延固定,從而確保各通道采集信號相位一致。JESD204B協(xié)議支持的確定性延遲特性保證了設(shè)計實現(xiàn)。驗證方案的測試電路采用XilinxK7系列FPGA控制
2019-12-03 17:32:13
。JESD204B協(xié)議支持的確定性延遲特性保證了設(shè)計實現(xiàn)。驗證方案的測試電路采用XilinxK7系列FPGA控制兩片AD9694(采樣率320Msps)同步采集,證實設(shè)計方案滿足應(yīng)用需求。3、雷達
2019-12-04 10:11:26
FPGA中等效邏輯門概念數(shù)的計算方法有兩種，一是把FPGA基本單元（如LUT+FF，ESB/BRAM）和實現(xiàn)相同功能的標準門陣列比較，門陣列中包含的門數(shù)即為該FPGA基本單元的等效門數(shù)，然后乘以
2012-08-10 14:05:35
采用的高速AD:PXIe-5114 PXI示波器，高速DA:PXIe-5413 PXI波形發(fā)生器，跪求實現(xiàn)高速DA采樣和AD的例程。
2018-08-21 16:19:19
各種高速AD采集卡大體硬件功能相同時，使用不同的FPGA 時，如V5和V6系列，單就高速AD采集卡的邏輯和性能來說，帶來一些差異。通過簡單對比北京坤馳科技有限公司的使用了交織采樣技術(shù)的高性能同系列
2016-03-10 14:10:43
·遠程安裝1 ADQ14–10GBE1.1 簡介ADQ系列高速數(shù)據(jù)采集卡可以裝備10GbE接口以實現(xiàn)遠程安裝及操作。SFP+插口支持遠程、近程的光纖設(shè)備和金屬設(shè)備安裝。ADQ14-10GBE的結(jié)構(gòu)圖
2016-03-22 11:15:23
?！ 。?、海量緩存的設(shè)計實現(xiàn) 本系統(tǒng)使用了兩片２５６ｋ１６ｂｉｔ容量的ＳRAM作為高速緩存，系統(tǒng)中的４個通道可同時存儲每通道１２８ｋ點采樣數(shù)據(jù)。在２５ＭＨｚ的采樣頻率下，一次可采集存儲５ｍｓ多的波形
2020-12-04 15:59:14
ADC采樣遇到了問題，采集的信號值是逐漸連續(xù)減小的。我采樣時是每10ms采集一次，采集32次排序，取中間的24個值求平均，每秒運算出一個值。但是實際測量中，大概每隔30S左右。我的采樣值會連續(xù)2-4
2023-06-26 08:14:59
測試條件：
1，線性電源12.6V，分壓電阻20K：2K
2，AMS1117降壓到5V供電 N76E003 ；
3，ADC_BandGap讀出來是比較穩(wěn)定的。
4，ADC單通道在分壓電阻處連續(xù)采樣
2023-06-25 13:23:43
PCIE高速傳輸方案傳輸?shù)膸捓寐士蛇_到90%以上，延遲可達到理論的最低延遲值。該方案已經(jīng)應(yīng)用到航天航空、雷達等領(lǐng)域。一、 高效率傳輸方案 該采集方案 Demo 基于 VC709 開發(fā)板
2021-05-19 08:58:02
10KE EPF10K30E, FLEX 10KE EPF10K50S, FLEX 10KE EPF10K100E, FLEX 10KE EPF10K130E, FLEX 10
2012-08-15 12:30:03
F407的規(guī)則同步ADC采集如何 實現(xiàn)256k采樣+轉(zhuǎn)換速度？
2024-03-07 07:51:02
需要實現(xiàn)整數(shù)和半整數(shù)頻率合成；輸出頻率范圍為1KHz-999.5KHz，步進頻率為0.5KHz。FPGA芯片選用的是FLEX 10K系列的EPF10K10LC84-4，40MHz的有源晶振，LCD1602顯示小妹實在是太菜了，看了幾日還在門外徘徊，不知大神們是否有心情，求賜教~
2014-03-30 13:51:03
項目名稱：高速AD采集板試用計劃：申請理由本人一直做高速AD采集及高速DA設(shè)計，一直使用Xilinx K7 系列及ZYNQ系列FPGA，電源方面一直尋求更好的解決方案。想借助發(fā)燒友論壇和MPS電源
2020-06-18 13:43:36
對數(shù)據(jù)采集與處理系統(tǒng)提出了新的更高的要求，即高速度、高精度和高實時性。對數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計，有以下3種方案可供選擇：(1)A／D+DSP方案在傳統(tǒng)的高速信號處理中，大多采用這種方案。將A／D、D
2019-07-05 06:41:27
高速、超寬帶信號采集技術(shù)在雷達、天文和氣象等領(lǐng)域應(yīng)用廣泛。高采樣率需要高速的模／數(shù)轉(zhuǎn)換器(ADC)。目前市場上單片高速ADC的價格昂貴，分辨率較低，且采用單片超高速ADC實現(xiàn)的數(shù)據(jù)采集對FPGA的性能和PCB布局布線技術(shù)提出了嚴峻的挑戰(zhàn)。
2019-11-08 06:34:52
環(huán)境模擬信號的高速采集、分析、記錄、存儲和回放產(chǎn)生。超寬帶信號高速采集記錄存儲回放系統(tǒng)基于高性能PCI EXPRESS及SRIO協(xié)議，實現(xiàn)標準化、模塊化、可擴展、可重構(gòu)的超寬帶信號高速連續(xù)采集記錄回放產(chǎn)生
2020-08-26 11:53:36
175MSPS*12Bit 高速高精度DAC，配備高性能的Xilinx Artix-7系列FPGA可進行高速數(shù)據(jù)轉(zhuǎn)換和時序控制。TL-A7HSAD高速數(shù)據(jù)采集卡完全支持PCI Express 2.0標準
2016-08-24 15:01:21
哪位大神能告我如何在qutars ii上添加EPF10K20TC144-4的褲
2014-05-31 11:01:55
。為了實現(xiàn)高速、連續(xù)采樣的數(shù)據(jù)采集系統(tǒng)，本文介紹了一種基于 FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)的構(gòu)成及技術(shù)實現(xiàn)。采用 FPGA 作為主模塊，AD7609為數(shù)據(jù)采集模塊，并設(shè)計了硬件實現(xiàn)電路。實驗測試
2018-08-09 14:28:00
介紹了一種基于現(xiàn)場可編程門陣列(FPGA)和第二代雙倍數(shù)據(jù)率同步動態(tài)隨機存取記憶體(DDR2)的高速模數(shù)轉(zhuǎn)換(ADC)采樣數(shù)據(jù)緩沖器設(shè)計方法,論述了在Xilinx V5 FPGA中如何實現(xiàn)高速同步
2010-04-26 16:12:39
電阻進行分壓，使輸入AD芯片的被測模擬信號范圍在-5V~+5V之間。FPGA完成對通道的管理切換后，通過AD采集控制子模塊，開啟對接入被測的8路通道AD采集。采樣頻率為10kHz，16路并行采集，采樣
2021-07-12 08:30:00
基于FPGA的高速實時圖像采集和自適應(yīng)閾值算法提出了基于FPGA的圖像處理自適應(yīng)閾值算法,實現(xiàn)了激光光斑中心的高速實時檢測。采用3×3窗口模塊和自適應(yīng)閾值模塊,先對CCD輸入數(shù)據(jù)進行處理,判斷光斑
2012-08-11 15:38:18
的輸入輸出接口設(shè)計就顯得尤為重要。1 高速采集系統(tǒng)介紹 數(shù)據(jù)采集系統(tǒng)原理框圖如圖1所示，輸入的中頻信號經(jīng)A/D采樣電路采樣后，轉(zhuǎn)換成LVDS信號送入FPGA中，或通過FPGA的端口RocketIO從高速接口
2018-12-18 10:22:18
目前，在數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計方案中，有采用通用單片機和USB相結(jié)合的方案，也有采用DSP和USB相結(jié)合的方案，前者雖然硬件成本低，但是時鐘頻率較低，難以滿足數(shù)據(jù)采集系統(tǒng)對速度要求；后者雖然可以實現(xiàn)
2019-09-05 07:22:57
率、高精度、多通道同步數(shù)據(jù)采集方案，可以通過監(jiān)測者的要求完成多通道數(shù)據(jù)的同步采集并實現(xiàn)實時的網(wǎng)絡(luò)傳輸。 基于ARM+FPGA的高速同步
2010-08-31 09:14:55
為了實現(xiàn)—是彈武器瞄準自動化，本文設(shè)計了基于DSP和FPGA的高速高精確度雙通道CCD圖像采集系統(tǒng)，采用QUartuBn在AJtera的FPGA器件CYCLONEII上設(shè)計了CCD驅(qū)動時序電路，采用
2014-11-07 14:54:07
倍或是16倍的采樣率。對應(yīng)的值為51.2k至204.8k或是102.4k至409.6k的采樣率。 通過以上的幾個條件的限定，就可以選擇出適用的采集卡，這里推薦使用的是USB-4000系列同步數(shù)據(jù)采集
2016-06-02 17:49:15
） 以其可靠性好、集成度高、功耗低和運算速度高等優(yōu)勢，在高速實時圖像采集系統(tǒng)得到廣泛應(yīng)用。這里采用FPGA控制MV-D1024E系列相機的數(shù)據(jù)接口，實現(xiàn)了脫離PC機的圖像采集卡功能。為方便系統(tǒng)和用戶輸入，設(shè)計了基于USB的PC機接口。通過USB接口，同樣可用于脫離PC機的系統(tǒng)。
2019-07-02 08:11:34
如何實現(xiàn)多個不同采樣頻率的多通道連續(xù)數(shù)據(jù)采集任務(wù)，并同時傳輸?shù)綌?shù)據(jù)庫里面，該如何進行啊，需要用到同步么？存入到數(shù)據(jù)庫是打算一秒存一次。有了解的人么 求解答
2014-08-08 16:09:38
本文主要討論使用FLEX10K系列FPGA來實現(xiàn)信道編碼的功能。
2021-06-07 06:00:58
高速連續(xù)數(shù)據(jù)采集系統(tǒng)的背景及功能是什么？如何利用FPGA實現(xiàn)高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計？FPGA在高速連續(xù)數(shù)據(jù)采集系統(tǒng)中的應(yīng)用有哪些？
2021-04-08 06:19:37
你好。我是在FPGA上設(shè)計系統(tǒng)的初學者。我的fpga是XC7K325T -2 FFG900（knitex - 7系列）我想計算基本15位2輸入加法器的邏輯延遲。如果我能檢查AND門或OR門的延遲等
2020-05-25 07:28:24
怎么實現(xiàn)高速采樣保持電路的設(shè)計？
2021-10-11 07:42:17
本文給出了基于FPGA高速數(shù)據(jù)采集系統(tǒng)中的輸入輸出接口的實現(xiàn)，介紹了高速傳輸系統(tǒng)中RocketIO設(shè)計以及LVDS接口、LVPECL接口電路結(jié)構(gòu)及連接方式，并在我們設(shè)計的高速數(shù)傳系統(tǒng)中得到應(yīng)用。
2021-04-29 06:04:42
你好，我感興趣的是匯集一個高速數(shù)據(jù)采集系統(tǒng)。我正在考慮將高速ADC直接連接到FX3/FX3S的可能性，而不使用例如使用GPIF的FPGA。我所看到的ADCs是14（或16）位四路和八路同時采樣ADC
2019-09-11 10:56:03
最基本的高速采集存儲，采樣率100k，看書試著編制，但總是出錯。1、為什么保存的文件沒有數(shù)據(jù)？2、跟不上硬件采集速度怎么辦？設(shè)置很大的緩存也不管用呢。有沒有這么基本的例程呀？麻煩大家了，謝謝。
2017-02-23 16:36:49
數(shù)字濾波器是什么？數(shù)字濾波器有哪些特點？怎樣去設(shè)計一種基于EPF10K10LC84芯片的IIR濾波器？
2021-10-20 08:01:13
在做一個數(shù)據(jù)采集的設(shè)計。目前的要求是：連續(xù)采集，采樣頻率100K，PCI4472板卡，三通道同時采集加速度信號。想要保存信號數(shù)據(jù)，TXT格式或者TDMS格式。目前的問題是：如何實現(xiàn)數(shù)據(jù)采集的暫停
2013-08-08 10:10:48
如何利用單片機AT89C52對FLEX10K系列FPGA中的EPF10K10進行在線并行配置？
2021-04-29 06:19:03
求大神分享一種高速突發(fā)模式誤碼測試儀的FPGA實現(xiàn)方案
2021-04-29 06:58:18
電機控制之旋變及位置反饋解決方案篇其它話題的熱門問答請前往總貼查看。http://www.deyisupport.com/question_answer/microcontrollers/c2000
2020-05-20 09:33:31
成像技術(shù)中采集信號的周期是由發(fā)送信號的周期決定， 而對于其他復雜周期信號的周期獲得可以通過所采用的方法獲得。等效時間采樣技術(shù)的原理作用及采用FPGA器件實現(xiàn)系統(tǒng)的設(shè)計圖2 系統(tǒng)方案框圖2.2 等效時間
2020-10-21 16:43:20
紫光的FPGA哪些系列支持高速接口？相關(guān)接口有哪些免費的IP可以使用呢？性能怎么樣？
2024-03-20 16:58:29
得到采集數(shù)據(jù)，在數(shù)據(jù)傳輸端，可以采用如下4種方案：方案1：通過設(shè)置觸發(fā)門限，只采集有用信號。 在脈沖周期為10ms時，每個脈沖根據(jù)觸發(fā)設(shè)置，采集3us左右（長度可以設(shè)置），約3000個采樣點；實時傳輸
2016-08-15 14:59:39
在超高速數(shù)據(jù)采集方面，FPGA（現(xiàn)場可編程門陣列）有著單片機和DSP所無法比擬的優(yōu)勢。FPGA時鐘頻率高，內(nèi)部時延小，目前器件的最高工作頻率可達300MHz；硬件資源豐富，單片集成的可用門數(shù)達1000萬門；全部控制邏輯由硬件資源完成，速度快，效率高；組成形式靈活，可以集成外圍控制、譯碼和接口電路。
2019-08-02 06:51:33
針對遙感系統(tǒng)的工作環(huán)境特點、待處理信號的頻譜特征以及系統(tǒng)信噪比等要求，綜合比較多種信號采集系統(tǒng)方案的優(yōu)缺點，本文提出了一種基于FPGA的激光多普勒測振計信號采集與處理系統(tǒng)的設(shè)計方案，該方案可以實現(xiàn)光
2019-06-24 07:16:30
、乘法器和比較器等算術(shù)功能的專用進位鏈和實現(xiàn)高速多扇入邏輯功能的專用級連鏈。本設(shè)計采用的是ACEX EPlK50，它的典型門數(shù)為50000門，邏輯單元有2880個，嵌入系統(tǒng)塊有10個，因此，可完全符合使用單片實現(xiàn)DDS電路的基本要求。其設(shè)計工具為Altera的下一代設(shè)計工具Quartus軟件。
2019-06-18 06:05:34
` PXDAQ18373E是一款高精度高速率的聲發(fā)射采集卡，該卡具有真實的18bit采樣精度和每通道30M/S的采樣率，采用標準的PICE2.0 X 8接口，數(shù)據(jù)通過率高達2.6GB/s，是迄今為止
2016-09-22 14:17:14
探討了高速數(shù)據(jù)采集系統(tǒng)中高速采樣緩存的重要性和實現(xiàn)途徑,闡述了基于ADSP-21065L的并行多通道數(shù)據(jù)采集板上高速采樣緩存的設(shè)計與電路結(jié)構(gòu),給出了采用FPGA實現(xiàn)通道復用和采樣數(shù)據(jù)
2009-04-23 17:08:09
23 本文提出了一種用于雷達回波信號采集的高速數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)實現(xiàn)了對數(shù)十兆赫的回波信號進行連續(xù)的采樣和存儲。系統(tǒng)通過FPGA控制數(shù)據(jù)連續(xù)采集、緩沖，通過PCI9056將緩沖區(qū)
2009-08-15 11:45:5323 本文介紹了一種基于FPGA 的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，描述了系統(tǒng)的主要組成及FPGA 的實現(xiàn)方法。在硬件上FPGA 采用ACEX1K100 器件，用于實現(xiàn)A/D 轉(zhuǎn)換器的控制電路、多路
2009-12-19 16:02:3350 為解決現(xiàn)有采集存儲系統(tǒng)不能同時滿足高速率采集，大容量脫機且長時間持續(xù)存儲的問題，設(shè)計了一種基于SATA硬盤和FPGA的數(shù)據(jù)采集和存儲方案。本設(shè)計由AD9627轉(zhuǎn)換芯片，Altera Cyclone系列
2011-11-15 11:35:19169 以某高速實時頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計要點，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計、系統(tǒng)采樣時
2012-02-08 11:11:4418 恒頤基于ARM+FPGA的高速同步數(shù)據(jù)采集方案，解決了數(shù)據(jù)采集的同步性問題，與以往的數(shù)據(jù)采集方案相比，具有高精度、高速率、多參數(shù)同步測量、實時處理、網(wǎng)絡(luò)傳輸不受區(qū)域限制等特點
2012-11-27 10:51:241198 高速數(shù)據(jù)采集系統(tǒng)中的FPGA的設(shè)計，下來看看
2016-05-10 11:24:3315 基于FPGA的高速數(shù)據(jù)采集硬件系統(tǒng)設(shè)計.
2016-05-10 17:06:4043 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)接口設(shè)計.
2016-05-10 17:06:4027 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計,下來看看
2016-05-10 17:06:4019 基于FPGA高速數(shù)據(jù)采集的解決方案，下來看看
2016-05-11 09:46:0113 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計，用ad芯片和sdram構(gòu)成高速數(shù)據(jù)采集系統(tǒng)。
2016-05-17 09:49:5135 基于FPGA的多通道高速CMOS圖像采集系統(tǒng)
2016-08-30 15:10:148 基于FPGA的高速圖像采集系統(tǒng)的研究與設(shè)計
2016-08-30 15:10:146 基于FPGA的高速多通道AD采樣系統(tǒng)的設(shè)計與實現(xiàn)_徐加彥
2017-01-18 20:23:5812 采用FPGA實現(xiàn)對AD 輸出數(shù)據(jù)的高速采集
2017-08-30 17:16:0235 提出了基于Xilinx公司Virtex-5系列FPGA中RocketIO GTP收發(fā)器設(shè)計的一個高速串行傳輸實現(xiàn)方案，詳細闡述了硬件設(shè)計要點和軟件實現(xiàn)概要，系統(tǒng)實測表明，該方案能在某信號處理系統(tǒng)兩個板卡之間穩(wěn)定地進行1.6 Gb/s的數(shù)據(jù)傳輸，誤碼率優(yōu)于10e-12，傳輸距離大于1米。
2017-11-21 10:16:007689 針對機械設(shè)備運行中的振動監(jiān)控，設(shè)計振動信號采集系統(tǒng)，提出了一種基于FPGA的振動信號采集系統(tǒng)的設(shè)計方案。重點闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計，同時對A/D采樣的控制邏輯進行了討論。經(jīng)試驗驗證表明，該系統(tǒng)可達到采樣率10 K每秒、采集精度16位，能夠滿足實時性和精度要求。
2017-11-17 11:04:385991 
設(shè)計了基于FPGA與ARM 芯片的數(shù)據(jù)采集系統(tǒng)，FPGA 負責控制A/D轉(zhuǎn)換器，保證了采樣精度與處理速度，ARM負責邏輯控制及與上位機交互的實現(xiàn)，并將采集到的數(shù)據(jù)通過USB高速上傳至主機進行實時處理。對模擬數(shù)據(jù)采集的測試結(jié)果達到了較高的采樣精度和速度，驗證了整個系統(tǒng)的高速性和可行性。
2017-11-18 12:47:104154 
利用AD574A設(shè)計基于FPGA的高速數(shù)據(jù)采集系統(tǒng)，系統(tǒng)包含內(nèi)嵌雙口，在FPGA內(nèi)部實現(xiàn)的RAM用于寫入操作;地址計數(shù)器，用于提供存儲地址保存采集數(shù)據(jù)。具備高采樣精度、高集成度，并且速度快、靈活性強、可靠性高，易于升級與擴展。
2017-12-18 17:37:207689 
數(shù)據(jù)采集系統(tǒng)的總體架構(gòu)如圖1所示，其中PCI核、DMA控制器與A/D控制器均在FPGA內(nèi)部實現(xiàn)。為實現(xiàn)多路并行采樣，可選用多片A/D器件并行處理的方式，在FPGA的高速狀態(tài)機控制下，完成模擬信號經(jīng)過
2018-08-28 10:16:0712734 
在嵌入式系統(tǒng)設(shè)計中，掌握MCU對FPGA的配置，對系統(tǒng)的設(shè)計是十分必要的。根據(jù)EPF10K10的配置時序和AVR單片機Atmega128的接口特點，詳細介紹了Atmega128對EPF10K10配置的軟硬件設(shè)計原理。
2018-10-26 15:34:418 本文提出了一種實現(xiàn)信號采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號采集系統(tǒng)的系統(tǒng)設(shè)計，并著重介紹前端硬件的設(shè)計，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計進行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達到了較好的效果，實現(xiàn)了信號的采集與存儲。
2018-11-02 15:46:0110 介紹了1種基于FPGA和DSP的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計和實現(xiàn)，其FPGA采用Altera公司ACEX 1K系列的EPIK50Tcl443器件，DSP芯片采用TI公司TMs320系列
2018-11-07 17:18:2418 在FPGA高速AD采集設(shè)計中，PCB布線差會產(chǎn)生干擾。今天小編為大家介紹一些布線解決方案。
2019-03-07 14:52:246086 本文檔的主要內(nèi)容詳細介紹的是基于FPGA的AD采樣的實現(xiàn)免費下載。
2021-01-21 15:33:5431 針對高速率QPSK數(shù)據(jù)傳輸鏈系統(tǒng)，比較分析了數(shù)字中頻接收與零中頻接收的優(yōu)、缺點，并提出了一種基于多相濾波的寬帶中頻正交采樣數(shù)字零中頻接收方案?；?b class="flag-6" style="color: red">FPGA對此數(shù)字零中頻正交變換方案進行了實現(xiàn)和驗證，同時，對一種全數(shù)字零中頻QPSK信號的高速解調(diào)算法及其FPGA硬件實現(xiàn)進行了介紹。
2021-03-19 17:43:1211
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論