【科普】一文讀懂PCI-Express硬件接口

PCIe接口全稱PCI Express，由PCI-SIG組織發(fā)布的用于替代PCI總路線的新一代高速串行總線與接口。

2023-07-22 標簽：示波器高電平時鐘驅(qū)動器 1.5萬 0

dds系統(tǒng)的那些原理和知識

DDS架構(gòu)基本原理隨著數(shù)字技術(shù)在儀器儀表和通信系統(tǒng)中的廣泛使用，可從參考頻率源產(chǎn)生多個頻率的數(shù)字控制方法誕生

2017-11-14 標簽：adcplldds 1.2萬 0

Xilinx高質(zhì)量時鐘輸出ODDR原語的概述及使用方法

在SDR接口中，ODDR轉(zhuǎn)發(fā)時鐘（仍在時鐘樹內(nèi)），輸出端要直連到輸出port，不可加邏輯

2023-06-27 標簽：SDRRTLGPIO 9882 0

dds系統(tǒng)在儀器儀表和通信系統(tǒng)中的原理和作用

隨著數(shù)字技術(shù)在儀器儀表和通信系統(tǒng)中的廣泛使用，可從參考頻率源產(chǎn)生多個頻率的數(shù)字控制方法誕生了，即直接數(shù)字頻率合成(DDS)。其基本架構(gòu)如圖1所示。該簡化...

2017-11-13 標簽：dds時鐘驅(qū)動器相位累加器 7672 0

處理跨時鐘域（CDC）信號同步的最常見方法

跨時鐘域( **Clock Domain Crossing，CDC** )通俗地講，就是 **模塊之間數(shù)據(jù)交互時用的不是同一個時鐘進行驅(qū)動** ，如下圖...

2023-09-20 標簽：觸發(fā)器同步器FIFO存儲 5239 0

MBIST BAP的配置方法與時鐘連接結(jié)構(gòu)

BAP(BIST Access Port)，即內(nèi)建自測試訪問接口，主要用于In System Test，它要求芯片在已經(jīng)部署到產(chǎn)品中，甚至芯片正在運行中...

2023-09-15 標簽：控制器存儲器時鐘源 3304 0

基于 PLL 的零延遲緩沖器的系統(tǒng)應用

本應用報告介紹了實現(xiàn) IDT 基于 PLL 的零延遲緩沖器的輸入?yún)⒖紩r鐘和輸出時鐘之間定義的相位關(guān)系的不同方法。該報告重點介紹了 PLL 反饋環(huán)路中不同...

2021-06-15 標簽：鎖相環(huán)濾波器緩沖器 2917 0

什么是時鐘偏差 時鐘分配網(wǎng)絡(luò)中的時鐘偏移問題分析

由于數(shù)字邏輯往往是同步電路，所有邏輯塊的精確時序?qū)τ谡_的系統(tǒng)行為至關(guān)重要。當考慮將圖 1 中的設(shè)置從一個數(shù)據(jù)路徑擴展到數(shù)百萬個數(shù)據(jù)路徑（因為它存在于實...

2023-12-05 標簽：寄存器晶體管晶體振蕩器 2359 0

為什么退耦電容通常選100nF呢？

這個問題其實...說白了主要是大家都在用，或者說大部分時候it works。

2023-05-26 標簽：pll電源完整性退耦電容 2276 0

Verilog任務(wù)與函數(shù)的區(qū)別

和函數(shù)一樣，任務(wù)（task）可以用來描述共同的代碼段，并在模塊內(nèi)任意位置被調(diào)用，讓代碼更加的直觀易讀。

2023-06-01 標簽：Verilog時序控制器CLK 1900 0

瑞薩電子推出工業(yè)溫度級DDR5和DDR4寄存時鐘驅(qū)動器

智能邊緣和開放式無線接入網(wǎng)絡(luò)（O-RAN）等新興領(lǐng)域?qū)鹘y(tǒng)計算與通信架構(gòu)相融合，這需要能夠承受網(wǎng)絡(luò)邊緣惡劣環(huán)境的服務(wù)器元器件。

2021-11-05 標簽：DDR4瑞薩電子時鐘驅(qū)動器 3049 0

Rambus發(fā)布業(yè)界首款5600 MT/s DDR5寄存時鐘驅(qū)動器（RCD）

Rambus發(fā)布業(yè)界首款5600 MT/s DDR5寄存時鐘驅(qū)動器（RCD），進一步提升服務(wù)器存儲性能。

2021-11-17 標簽：Rambus時鐘驅(qū)動器DDR5 2769 0