完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 邏輯
文章:117個(gè) 瀏覽:29670次 帖子:49個(gè)
學(xué)習(xí)如何執(zhí)行 UltraFAST 設(shè)計(jì)方法中的”Checklist“功能來(lái)確保您的設(shè)計(jì)以及設(shè)計(jì)環(huán)境已為 Vivado 設(shè)計(jì)套件做好優(yōu)化。”Checkli...
邏輯NOT函數(shù)輸出在其單個(gè)輸入為false時(shí)為true,在單個(gè)輸入為true時(shí)為false邏輯NOT函數(shù)僅為單個(gè)輸入反相器將邏輯電平“1”的輸入改變?yōu)檫?..
邏輯與功能輸出僅在其所有輸入均為真時(shí)才為真,否則輸出為假,在1854年,喬治布爾對(duì)基于簡(jiǎn)化版“群”或“集合”理論的“思想規(guī)律”,以及布爾代數(shù)的開(kāi)發(fā)。
邏輯或功能功能表明如果任何一個(gè)“OR”事件為T(mén)RUE,則輸出操作將變?yōu)門(mén)RUE,但它們發(fā)生的順序并不重要,因?yàn)樗粫?huì)影響最終結(jié)果。
邏輯與門(mén)是一種數(shù)字邏輯電路,只有當(dāng)所有輸入都為高電平時(shí),其輸出才會(huì)變?yōu)楦唠娖街吝壿嬰娖綌?shù)字邏輯與門(mén)的輸出狀態(tài)只有當(dāng)ANY的輸入處于邏輯電平“0”時(shí),才會(huì)...
移位寄存器用于數(shù)據(jù)存儲(chǔ)或數(shù)據(jù)移動(dòng),因此通常用于計(jì)算器內(nèi)部或計(jì)算機(jī)在將數(shù)據(jù)添加到一起之前存儲(chǔ)數(shù)據(jù),例如兩個(gè)二進(jìn)制數(shù),或者將數(shù)據(jù)從串行轉(zhuǎn)換為并行或并行轉(zhuǎn)換為...
2019-06-26 標(biāo)簽:寄存器數(shù)據(jù)二進(jìn)制 1.0萬(wàn) 0
靜態(tài)時(shí)序分析:如何編寫(xiě)有效地時(shí)序約束(一)
靜態(tài)時(shí)序分析是一種驗(yàn)證方法,其基本前提是同步邏輯設(shè)計(jì)(異步邏輯設(shè)計(jì)需要制定時(shí)鐘相對(duì)關(guān)系和最大路徑延時(shí)等,這個(gè)后面會(huì)說(shuō))。靜態(tài)時(shí)序分析僅關(guān)注時(shí)序間的相對(duì)關(guān)...
三態(tài)電路可提供三種不同的輸出值:邏輯“0”,邏輯“1”和高阻態(tài)。高阻態(tài)主要用來(lái)將邏輯門(mén)同系統(tǒng)的其他部分加以隔離。例如雙向I/O電路和共用總線結(jié)構(gòu)中廣泛應(yīng)...
2019-11-21 標(biāo)簽:總線邏輯三態(tài)門(mén) 9105 0
數(shù)字設(shè)計(jì)FPGA應(yīng)用:Verilog HDL語(yǔ)言基本結(jié)構(gòu)
本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用,并循序漸進(jìn)...
2019-12-02 標(biāo)簽:fpga邏輯verilog hdl 3310 0
采用FPGA技術(shù)實(shí)現(xiàn)計(jì)數(shù)器的設(shè)計(jì)(4)
計(jì)數(shù)器
2019-08-29 標(biāo)簽:fpga計(jì)數(shù)器邏輯 3015 0
FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的,存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式,并最...
FPGA簡(jiǎn)單入門(mén)和邏輯塊與相對(duì)于處理器的并行操作
4分鐘的FPGA簡(jiǎn)單入門(mén)介紹,主要介紹了邏輯塊、相對(duì)于處理器的并行操作。搬運(yùn)于YouTube,字幕自制。
中國(guó)大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVAD...
FPGA的原理及電路設(shè)計(jì)應(yīng)用的講解
中國(guó)大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVAD...
假設(shè)初始狀態(tài)為輸入端和輸出端均為高電平,反饋電路沒(méi)有電流流過(guò)。如果輸入端的驅(qū)動(dòng)源停止驅(qū)動(dòng),輸入端可憑借反饋電路保持高電平,反饋電路上流過(guò)的電流為漏電流(...
Xilinx A7芯片內(nèi)部獨(dú)立于邏輯單元的專用存儲(chǔ)器
本篇主要總結(jié)的是塊狀Memory(Block Memory),實(shí)際上就是FPGA內(nèi)部獨(dú)立于邏輯單元的專用存儲(chǔ)器,更像是一種硬核。
XPE for UltraScale和UltraScale+器件的邏輯和信號(hào)功率估計(jì)
了解XPE for UltraScale和UltraScale +器件的關(guān)鍵精度改進(jìn)之一。 從XPE 2015.4開(kāi)始,將“扇出”邏輯表示替換為“路由...
在Vivado設(shè)計(jì)套件中如何執(zhí)行IO的規(guī)劃
本視頻將指您介紹如何使用Vivado設(shè)計(jì)套件中的交互式“IO Pin Planning”和“Device Exploration”功能。具體來(lái)說(shuō),IO規(guī)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |