完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > Vivado
Vivado設(shè)計(jì)套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級(jí)的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。
文章:628個(gè) 視頻:169個(gè) 瀏覽:70070次 帖子:938個(gè)
AMD Vivado IP integrator的基本功能特性
我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開(kāi)發(fā)板與 AMD Versal 自適應(yīng) SoC 開(kāi)發(fā)板上使用 IP integ...
2025-10-07 標(biāo)簽:amd微處理器開(kāi)發(fā)板 1.5k 0
vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則介紹
這列出了定義板上可用的不同JTAG鏈。每個(gè)鏈都列在下面<jtag_chain>以及鏈的名稱,以及定義名稱和鏈中組件的位置。
【FPGA 開(kāi)發(fā)分享】如何在 Vivado 中使用 PLL IP 核生成多路時(shí)鐘
EsteemPCB Academy 是一個(gè)專(zhuān)注于 FPGA、嵌入式系統(tǒng)與硬件開(kāi)發(fā)的技術(shù)學(xué)習(xí)平臺(tái),致力于通過(guò)通俗易懂的課程內(nèi)容,幫助工程師和學(xué)習(xí)者快速掌握...
2025-09-28 標(biāo)簽:FPGApllFPGA開(kāi)發(fā) 6.3k 0
本篇博客演示了在 ZCU208 評(píng)估板和 ZCU216 評(píng)估板中通過(guò)運(yùn)行簡(jiǎn)單的 RFDC 示例來(lái)快速檢查 RFDC IP 初始化的過(guò)程。它使用“rfdc...
2025-09-23 標(biāo)簽:amd數(shù)據(jù)轉(zhuǎn)換器Vivado 402 0
AMD 7nm Versal系列器件NoC的使用及注意事項(xiàng)
AMD 7nm Versal系列器件引入了可編程片上網(wǎng)絡(luò)(NoC, Network on Chip),這是一個(gè)硬化的、高帶寬、低延遲互連結(jié)構(gòu),旨在實(shí)現(xiàn)可...
2025-09-19 標(biāo)簽:amd片上網(wǎng)絡(luò)NoC 1.7k 0
利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫(xiě)完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法
在使用 AMD Vivado Design Suite 對(duì)開(kāi)發(fā)板(Evaluation Board)進(jìn)行 FPGA 開(kāi)發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接...
2025-07-15 標(biāo)簽:FPGAamd開(kāi)發(fā)板 1.1k 0
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫(xiě),但使用的是 ...
基于AMD Versal器件實(shí)現(xiàn)PCIe5 DMA功能
Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強(qiáng)的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核P...
2025-06-19 標(biāo)簽:amdsoc開(kāi)發(fā)板 1.2k 0
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫(xiě)回存...
使用P4和Vivado工具簡(jiǎn)化數(shù)據(jù)包處理設(shè)計(jì)立即下載
類(lèi)別:電子資料 2024-01-26 標(biāo)簽:數(shù)據(jù)包Vivado 504 0
在 I/O 時(shí)鐘布局器階段可能會(huì)發(fā)生錯(cuò)誤,指出該工具無(wú)法對(duì)該時(shí)鐘結(jié)構(gòu)進(jìn)行布局,直至最后 BUFG 仍然無(wú)法完成布局。
AMD Vivado設(shè)計(jì)套件2025.1版本的功能特性
隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產(chǎn),解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本( 2025....
AMD Vivado ChipScope助力硬件調(diào)試
許多硬件問(wèn)題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過(guò)程中才會(huì)顯現(xiàn)出來(lái)。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運(yùn)行期間最大限度...
AMD Vivado Design Suite 2025.1現(xiàn)已推出
AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器...
適用于Versal的AMD Vivado 加快FPGA開(kāi)發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)
設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開(kāi)發(fā)人員能夠加快完成 Versal 自適應(yīng) S...
SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋
1. 概述 本文是用于記錄srio的學(xué)習(xí)情況,以及一些對(duì)xilinx的vivado 2017.4中生成srio例程代碼的解釋。 2. 參考文件 《pg0...
利用P4與Vivado工具簡(jiǎn)化數(shù)據(jù)包處理設(shè)計(jì)
AMD Vitis Networking P4 工具 ( VNP4 ) 是一種高級(jí)設(shè)計(jì)環(huán)境,針對(duì) FPGA 和自適應(yīng) SoC 的包處理數(shù)據(jù)平面,可實(shí)現(xiàn)簡(jiǎn)...
2024-12-04 標(biāo)簽:FPGAsoc數(shù)據(jù)包 906 0
AMD Vivado Design Suite 2024.2全新推出
AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大改進(jìn)。此版本...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |