完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27250次 帖子:90個(gè)
在SpinalHDL 1.7.0版本里,在仿真方面開始支持了VCS,這解決了在FPGA設(shè)計(jì)里采用Verilator時(shí)無法仿真廠商IP的問題。
2022-10-18 標(biāo)簽:FPGA設(shè)計(jì)DDRVCS 1188 0
在芯片功能驗(yàn)證中,仿真波形一直是調(diào)試的重要手段。通過觀測分析波形,工程師可以推斷代碼是否正常運(yùn)行,電路的功能是否正確,設(shè)計(jì)是否滿足預(yù)期。
2023-06-18 標(biāo)簽:FPGA設(shè)計(jì)EDA工具VCD 1183 0
硬件電路設(shè)計(jì)通常以并行方式實(shí)現(xiàn),但是在實(shí)際工程中經(jīng)常會(huì)存在系統(tǒng)按照順序邏輯執(zhí)行的需求。
2023-07-17 標(biāo)簽:FPGA設(shè)計(jì)RTL狀態(tài)機(jī) 1182 0
FPGA浮點(diǎn)IP內(nèi)核究竟有哪些優(yōu)勢呢?
最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源,大大簡化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且,與數(shù)字信號處理器不同
2023-09-25 標(biāo)簽:dspFPGA設(shè)計(jì)乘法器 1178 0
賽靈思FPGA設(shè)計(jì)技巧與應(yīng)用創(chuàng)新
上一次我們提到可以利用本地存儲的訓(xùn)練序列與接收到的序列進(jìn)行匹配濾波(相關(guān))的方法來搜尋精確的OFDM符號起始位置。
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 1173 0
在FPGA設(shè)計(jì)中,我們通常采用的都是“自頂向下”的設(shè)計(jì)方法,即現(xiàn)有頂層設(shè)計(jì),再有細(xì)節(jié)設(shè)計(jì)。比如先有整個(gè)項(xiàng)目的功能框圖、數(shù)據(jù)流程圖等,然后再細(xì)分功能到一級...
2023-09-07 標(biāo)簽:fpgaFPGA設(shè)計(jì)接口 1156 0
在之前的設(shè)計(jì)開發(fā)時(shí),利用modelsim得出中間某單元的數(shù)據(jù),并且輸入也是設(shè)計(jì)者在testbench中自己給出的。
2023-07-18 標(biāo)簽:FPGA設(shè)計(jì)存儲器RTL 1155 0
教你怎么用負(fù)反饋控制實(shí)現(xiàn)純數(shù)字鎖相環(huán)
首先我們做一個(gè)模塊,輸入信號T,代表輸出時(shí)鐘周期,輸出時(shí)鐘周期嚴(yán)格等于T,對于熟悉FPGA的小伙伴應(yīng)該很容易。
2023-06-28 標(biāo)簽:鎖相環(huán)FPGA設(shè)計(jì)負(fù)反饋電路 1152 0
FPGA零基礎(chǔ)學(xué)習(xí)之TLC5620驅(qū)動(dòng)教程
在FPGA處理完數(shù)字信號之后,我們有些情況下是需要將數(shù)字信號轉(zhuǎn)變?yōu)槟M信號再輸出的。比如音頻信號在濾波后,需要轉(zhuǎn)換為聲音信號進(jìn)行輸出。
2023-08-04 標(biāo)簽:示波器FPGA設(shè)計(jì)鎖存器 1148 0
EDA工具如何為FPGA設(shè)計(jì)提供便捷高效的設(shè)計(jì)環(huán)境
如今FPGA已進(jìn)入硅片融合時(shí)代,集成了DSP、ARM等,這種混合系統(tǒng)架構(gòu)需要更好的開發(fā)環(huán)境,如嵌入式軟件工具OS支持、DSP編程、基于C語言的編程工具、...
2019-01-25 標(biāo)簽:fpga設(shè)計(jì)eda工具 1145 0
如何實(shí)現(xiàn)基于FPGA Vivado的74系列IP封裝呢?
雙擊桌面圖標(biāo)打開Vivado 2017.2,或者選擇開始>所有程序>Xilinx Design Tools> Vivado 2017....
2023-07-30 標(biāo)簽:fpgaFPGA設(shè)計(jì)TCL 1134 0
FPGA設(shè)計(jì)硬件語言Verilog中的參數(shù)化
FPGA 設(shè)計(jì)的硬件語言Verilog中的參數(shù)化有兩種關(guān)鍵詞:define 和 paramerter,參數(shù)化的主要目的是代碼易維護(hù)、易移植和可讀性好。
2022-12-26 標(biāo)簽:FPGA設(shè)計(jì)VerilogC語言 1109 0
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧
當(dāng)然,任何編程語言的學(xué)習(xí)都不是一朝一夕的事,經(jīng)驗(yàn)技巧的積累都是在點(diǎn)滴中完成,F(xiàn)PGA設(shè)計(jì)也無例外。下面就以我的切身體會(huì),談?wù)凢PGA設(shè)計(jì)的經(jīng)驗(yàn)技巧。
2022-10-25 標(biāo)簽:FPGA設(shè)計(jì)HDL編程語言 1108 0
對FPGA設(shè)計(jì)而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個(gè)數(shù),而不是邏輯級數(shù)。
2023-12-27 標(biāo)簽:FPGA設(shè)計(jì)LUT 1104 0
AMD -Xilinx FPGA功耗優(yōu)化設(shè)計(jì)簡介
仔細(xì)檢查一下設(shè)計(jì)中的PLL,是不是可以把兩個(gè)PLL整合為一個(gè);或者是否可以對時(shí)鐘頻率做一些“整合”,盡量減少時(shí)鐘頻率數(shù)量,從而省去一個(gè)PLL。如果可以,...
2023-11-12 標(biāo)簽:amdFPGA設(shè)計(jì)存儲器 1098 0
FPGA 在通信領(lǐng)域的應(yīng)用可以說是無所不能,得益于 FPGA 內(nèi)部結(jié)構(gòu)的特點(diǎn),它可以很容易地實(shí)現(xiàn)分布式的算法結(jié)構(gòu),這一點(diǎn)對于實(shí)現(xiàn)無線通信中的高速數(shù)字信號...
2023-07-12 標(biāo)簽:FPGA設(shè)計(jì)以太網(wǎng)數(shù)字信號處理 1097 0
限制原型驗(yàn)證系統(tǒng)中FPGA數(shù)量的因素
當(dāng)SoC系統(tǒng)的規(guī)模很大的時(shí)候,單片F(xiàn)PGA驗(yàn)證平臺已經(jīng)無法容納這么多容量,我們將采取將SoC設(shè)計(jì)劃分為多個(gè)FPGA的映射。
2023-04-06 標(biāo)簽:FPGA設(shè)計(jì)TDMSoC系統(tǒng) 1088 0
成為一名說得過去的FPGA設(shè)計(jì)者,需要練好5項(xiàng)基本功:仿真、綜合、時(shí)序分析、調(diào)試、驗(yàn)證。
2023-09-28 標(biāo)簽:fpgaFPGA設(shè)計(jì)仿真 1087 0
SPI協(xié)議驅(qū)動(dòng)設(shè)計(jì)
I2C 即 Inter-Integrated Circuit(集成電路總線),這種總線類型是由飛利浦半導(dǎo)體公司在八十年代初設(shè)計(jì)出來的一種簡單、雙向、二線...
2023-07-17 標(biāo)簽:FPGA設(shè)計(jì)EEPROMSPI協(xié)議 1065 0
怎么去設(shè)計(jì)一種基于FPGA的多通道頻率檢測儀?
在數(shù)字接收機(jī)的各種參數(shù)中,頻率是重要的參數(shù)之一,它能反映接收機(jī)的功能和用途、以及頻譜寬度等重要指標(biāo)。
2023-08-07 標(biāo)簽:FPGA設(shè)計(jì)數(shù)字濾波器多相濾波器 1043 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |