完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27250次 帖子:90個(gè)
使用OSERDES發(fā)送高速串行數(shù)據(jù)
OSERDES實(shí)現(xiàn)并串轉(zhuǎn)換,只需要管發(fā)送并不需要管接收到的數(shù)據(jù)如何,所以它的操作相對(duì)于ISERDES來(lái)說(shuō)簡(jiǎn)單;
2023-06-16 標(biāo)簽:FPGA設(shè)計(jì)DDRSDR 1602 0
對(duì)于復(fù)位信號(hào)的處理,為了方便我們習(xí)慣上采用全局復(fù)位,博主在很長(zhǎng)一段時(shí)間內(nèi)都是將復(fù)位信號(hào)作為一個(gè)I/O口,通過(guò)撥碼開關(guān)硬件復(fù)位。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)觸發(fā)器狀態(tài)機(jī) 1598 0
通過(guò)小腳丫FPGA核心開發(fā)板來(lái)進(jìn)行門電路的設(shè)計(jì)
在數(shù)字電路中,門電路是最基本的構(gòu)成單位,可以說(shuō),任何復(fù)雜的數(shù)字電路系統(tǒng)都可以通過(guò)我們耳熟能詳?shù)呐c門,非門,或門,與非門,異或門等等組合實(shí)現(xiàn)。
2023-06-20 標(biāo)簽:FPGA設(shè)計(jì)led燈MOS管 1588 0
深入探討在FPGA設(shè)計(jì)中要避免的10大錯(cuò)誤
本文列出了FPGA設(shè)計(jì)中常見(jiàn)的十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)最常見(jiàn)錯(cuò)誤,并提供了解決方案的建議和替代方案。
2023-06-01 標(biāo)簽:FPGA設(shè)計(jì)DSP技術(shù)時(shí)鐘緩沖器 1578 0
基于FPGA創(chuàng)建一個(gè)簡(jiǎn)單的電機(jī)控制程序
FPGA 非常適合精密電機(jī)控制,在這個(gè)項(xiàng)目中,我們將創(chuàng)建一個(gè)簡(jiǎn)單的電機(jī)控制程序,在此基礎(chǔ)上可以構(gòu)建更復(fù)雜的應(yīng)用。
2023-08-11 標(biāo)簽:微控制器fpgaFPGA設(shè)計(jì) 1578 0
乘法器的Verilog HDL實(shí)現(xiàn)方案
兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡(jiǎn)單的方法計(jì)算就是利用移位操作來(lái)實(shí)現(xiàn)。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)HDL乘法器 1566 0
FPGA設(shè)計(jì)中動(dòng)態(tài)時(shí)鐘的使用方法
時(shí)鐘是每個(gè) FPGA 設(shè)計(jì)的核心。如果我們正確地設(shè)計(jì)時(shí)鐘架構(gòu)、沒(méi)有 CDC 問(wèn)題并正確進(jìn)行約束設(shè)計(jì),就可以減少與工具斗爭(zhēng)的時(shí)間。
2023-07-12 標(biāo)簽:FPGA設(shè)計(jì)寄存器CDC 1508 0
在大算力芯片領(lǐng)域“彎道超車”的機(jī)會(huì)
關(guān)于“彎道超車”,行業(yè)內(nèi)很多人士對(duì)此嗤之以鼻,他們認(rèn)為:做事情要腳踏實(shí)地,持之以恒,才有可能超越。
2023-08-02 標(biāo)簽:處理器電動(dòng)車FPGA設(shè)計(jì) 1508 0
對(duì)應(yīng)的IP端口處也會(huì)出現(xiàn)相應(yīng)的端口,例如上圖選擇了2個(gè)Quad,也就是8個(gè)通道的串行收發(fā)器,那么對(duì)應(yīng)的drp接口就有8個(gè)。
2023-06-21 標(biāo)簽:收發(fā)器FPGA設(shè)計(jì)串行收發(fā)器 1500 0
賽靈思FPGA設(shè)計(jì)技巧與應(yīng)用創(chuàng)新(二)
前面的博文中已經(jīng)提到了基于Sigma-Delta ADC采樣的數(shù)據(jù)采集系統(tǒng),并詳細(xì)說(shuō)了Sinc3抽樣濾波器的設(shè)計(jì)方法,在有詳細(xì)介紹。后來(lái)將前面的ADC也...
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 1499 0
如何設(shè)計(jì)一個(gè)參數(shù)化的數(shù)據(jù)選擇器
在FPGA設(shè)計(jì)中,大部分情況下我們都得使用到數(shù)據(jù)選擇器。并且為了設(shè)計(jì)參數(shù)化,可調(diào),通常情況下我們需要一個(gè)參數(shù)可調(diào)的數(shù)據(jù)選擇器,比如M選1,M是可調(diào)的參數(shù)。
2023-11-20 標(biāo)簽:FPGA設(shè)計(jì)Verilog數(shù)據(jù)選擇器 1494 0
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?
2023-06-16 標(biāo)簽:FPGA設(shè)計(jì)Vivado 1488 0
我們以smartcam的預(yù)處理作為例子。xf_pp_pipeline的作用是將輸入圖像的格式從NV12轉(zhuǎn)換為BGR,再進(jìn)行減均值和歸一化操作。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)計(jì)算機(jī)視覺(jué)opencv 1475 0
FPGA設(shè)計(jì)中二分法查表算法的實(shí)現(xiàn)
二分化查找算法是在軟件中廣泛應(yīng)用的一種算法,那么在FPGA的設(shè)計(jì)中是否可以用這種算法呢?什么場(chǎng)景下會(huì)可能用到這種算法呢?
2023-09-06 標(biāo)簽:fpgaFPGA設(shè)計(jì)算法 1457 0
下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡(jiǎn)單,兩個(gè)反相器陣列輸入分別接兩個(gè)時(shí)鐘,輸出直接短接在一起,數(shù)字信號(hào)控制反相器陣列選通的數(shù)目。
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)寄存器存儲(chǔ)器 1450 0
FPGA設(shè)計(jì)中經(jīng)常犯的10個(gè)錯(cuò)誤
本文列出了FPGA設(shè)計(jì)中常見(jiàn)的十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)最常見(jiàn)錯(cuò)誤,并提供了解決方案的建議和替代方案。本文假定讀者已...
2023-05-31 標(biāo)簽:fpgaFPGA設(shè)計(jì)RTL 1399 1
FPGA設(shè)計(jì)全流程:ModelsimSynplify.ProISE
介紹如何編譯HDL必須的Xilinx庫(kù)和結(jié)構(gòu)仿真。創(chuàng)建將被編譯庫(kù)的目錄在編譯庫(kù)之前,最好先建立一個(gè)目錄(事實(shí)上必須建立一個(gè)目錄),步驟如下
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)Xilinx 1392 0
命令set_multicycle_path常用來(lái)約束放松路徑的約束。通常情況下,這種路徑具有一個(gè)典型的特征:數(shù)據(jù)多個(gè)周期翻轉(zhuǎn)一次,如下圖所示。因此,我們...
2023-09-14 標(biāo)簽:fpgaFPGA設(shè)計(jì)命令 1383 0
AMBA4—無(wú)聊的Narrow transfers介紹
AMBA總線無(wú)論FPGA還是ASIC,應(yīng)該都是比較常用的一組總線協(xié)議。
2023-06-11 標(biāo)簽:FPGA設(shè)計(jì)AMBA總線ASIC芯片 1369 0
我們不再繼續(xù)細(xì)化贅述,相信大家從舉例中已經(jīng)有點(diǎn)感覺(jué)了,什么叫“粗”,什么叫“細(xì)”,這里說(shuō)到的粗細(xì),其實(shí)就是指的是驗(yàn)證feature的顆粒度。
2022-10-09 標(biāo)簽:FPGA設(shè)計(jì)EDA工具中斷 1334 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |