四種IC封裝設計的特點與用途

DIP是很多中小規(guī)模集成電路喜歡采用的封裝形式，其引腳數一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，在使用時，需要插入到具有DIP結構的芯...

2023-11-17 標簽：IC設計IC測試芯片制造 1000 0

光子集成電路的建模改進

首先，一些背景：與IC設計中使用的典型電信號相比，光子信號相當復雜。光子信號可以以幅度、相位、偏振和空間模式傳輸信息。此外，使用多個波長的光將許多信號多...

2023-05-24 標簽：半導體濾波器IC設計 996 0

IC設計中Linux shell的選擇和使用

你很可能正在使用bash，也可能是csh。你可能聽說過sh、tcsh。如果你安裝過EDA，就知道某EDA要正常工作必須要裝ksh。另外你可能還聽某大神安...

2023-10-31 標簽：IC設計LinuxShell 993 0

自啟動可能很難實現(xiàn) - 了解穩(wěn)壓器和帶隙中的上電復位要求

電源排序是一個需要大量解釋的主題。多年前，當三端線性穩(wěn)壓器上市時，在具有正負電源軌的系統(tǒng)中發(fā)現(xiàn)了一個缺陷。如果相反的電壓軌首先出現(xiàn)，穩(wěn)壓器輸出將被拉向相...

2023-06-10 標簽：電源穩(wěn)壓器IC設計 981 0

跨導放大器噪聲分析

隨著大規(guī)模復雜集成電路的不斷發(fā)展，噪聲對于集成電路性能的潛在危害越來越大。

2023-07-05 標簽：MOSFETIC設計跨導放大器 974 0

從EDA到封裝的協(xié)同設計

先進封裝中架構的豐富性和失敗的高成本鼓勵器件設計流程和封裝廠之間更密切的合作。EDA 公司和 OSAT 正在開發(fā)協(xié)作設計工具集，以提高封裝性能、降低成本...

2024-01-26 標簽：asicIC設計soc 962 0

西門子EDA助力提升IC設計驗證效率

本文將簡要概述使用 S-Edit 原理圖輸入環(huán)境的前端流程，然后更詳細地描述 Analog FastSPICE (AFS) 平臺仿真器以及使用該仿真器進...

2025-03-10 標簽：IC設計西門子仿真器 926 0

深入了解FET輸入放大器中的電流噪聲

IC設計工程師和電路設計人員都深知電流噪聲會隨頻率增高而變大，但由于關于此領域的資料過少，或者制造商提供的信息不全，許多工程師很難了解其原因。許多半導體...

2024-02-24 標簽：放大器IC設計FET 917 0

一種使用fifo節(jié)約資源降低功耗的設計方法

本案例中，我們講解一種使用fifo節(jié)約資源，降低功耗的設計。

2023-12-15 標簽：IC設計RAMFIFO設計 906 0

全面解析***結構及工作原理

光刻與光刻機 ?對準和曝光在光刻機(Lithography Tool)內進行。 ?其它工藝在涂膠顯影機(Track)上進行。 光刻機結...

2023-12-19 標簽：控制系統(tǒng)IC設計測量系統(tǒng) 891 0

寄存器寫保護的需求和硬件實現(xiàn)

在軟件硬件交互的過程中，通常需要軟件（host）對特定地址的寄存器進行寫操作，告之硬件進行特定的處理流程，我們在《IC設計：軟硬件交互-polling》...

2023-10-17 標簽：寄存器IC設計硬件 888 0

IC設計：RAM的應用-統(tǒng)計計數

在進行模塊設計時，我們經常需要統(tǒng)計報文的數量，以供軟件（or 主機）讀取，有些統(tǒng)計僅僅用于debug，有些統(tǒng)計是協(xié)議要求，有些統(tǒng)計是為了便于功能實現(xiàn)。

2023-11-17 標簽：IC設計RAM 864 0

一種常見的解耦設計

在模塊劃分時，我們通常會考慮解耦合，即盡量減少模塊間的交互，讓模塊間的接口盡量簡單。

2024-01-17 標簽：接口IC設計RAM 862 0

IC設計：接口X態(tài)隔離設計

雖然真實芯片中，寄存器初始狀態(tài)值只會為1或者為0。但是在RTL級仿真過程中X態(tài)的傳播經常會給咱們造成很多麻煩，例如部分信號期望為0，但是仿真結果顯示為X態(tài)。

2023-09-20 標簽：寄存器IC設計RTL 848 0

IC設計中關于ram的應用

統(tǒng)計有效數據包的個數。 假設數據中存在pkt_id，pkt_id為0~63，則ram的深度為64。pkt_id用于作為讀寫地址。RAM讀延時為3個時鐘周期。

2023-11-17 標簽：IC設計RAM讀寫保護 823 0

IC設計中的功耗挑戰(zhàn)和低功耗設計

在早期的IC設計中，關注的參數主要是性能(timing)和面積(area)。EDA工具在滿足性能要求的情況下，最小化面積。

2023-06-29 標簽：CMOSIC設計EDA工具 821 0