雷達(dá)系統(tǒng)日趨復(fù)雜，種類繁多，系統(tǒng)的設(shè)計(jì)、生產(chǎn)和維護(hù)變得越來越困難。如果對雷達(dá)性能的測試都采用真實(shí)的目標(biāo)給雷達(dá)提供測試信號，成本較高。雷達(dá)系統(tǒng)模擬結(jié)合現(xiàn)代仿真技術(shù)和雷達(dá)技術(shù)，用軟件建立符合用戶需求的模型，具有靈活性和經(jīng)濟(jì)性的優(yōu)點(diǎn)。雷達(dá)目標(biāo)模擬是雷達(dá)系統(tǒng)模擬的重要組成部分。利用DSP／FPGA的高速計(jì)算性能、直接數(shù)字合成(DDS)技術(shù)和數(shù)字射頻存儲(DRFM)技術(shù)，可以實(shí)現(xiàn)相位編碼、線性調(diào)頻、非線性調(diào)頻等多種復(fù)雜方式下的目標(biāo)回波信號的實(shí)時模擬，檢測雷達(dá)的跟蹤精度、角精度等指標(biāo)。

　　1 功能及系統(tǒng)組成

　　所設(shè)計(jì)的多目標(biāo)雷達(dá)模擬器為配合某型寬帶雷達(dá)系統(tǒng)進(jìn)行設(shè)備調(diào)試和功能檢查。模擬器將雷達(dá)發(fā)射波形經(jīng)延遲、幅度相位調(diào)制和多普勒頻移等形成模擬目標(biāo)回波，通過天線發(fā)送或直接注入給試驗(yàn)雷達(dá)系統(tǒng)。目標(biāo)回波信號包括目標(biāo)的距離、角度、速度、雷達(dá)散射截面積(RCS)、一維距離像等信息。

　　系統(tǒng)總體指標(biāo)要求如下：雙通道輸出；頻率范圍為5．2～5．8 GHz；窄帶瞬時帶寬為10 MHz；寬帶瞬時帶寬為500 MHz；目標(biāo)數(shù)目1～22個；幅度控制范圍為0～127 dB，量化單位不大于0．5 dB；RCS幅度控制速率為1μs，距離變化幅度控制1 ms；目標(biāo)延遲時間：2～4 000μs；多普勒頻移范圍±400 kHz；相位噪聲不大于-90dBc／Hz@1 kHz；窄帶時雜散電平不大于-55 dBc；寬帶時雜散電平不大于-45 dBc；距離模擬精度≤1．5 m；多普勒模擬精度<1 Hz；輸入功率為-45～+30 dBm；輸出最大功率20 dBm。

　　C波段雷達(dá)目標(biāo)模擬器由微波分系統(tǒng)、基帶分系統(tǒng)、寬帶分系統(tǒng)、電源控制分配組件和軟件等組成，如圖1所示。微波分系統(tǒng)包括接收組件、發(fā)射組件、頻率源組件和電源等?；鶐Х窒到y(tǒng)主要由主控計(jì)算機(jī)、數(shù)字管理單元(DMU)、接口控制單元、雙通道可編程數(shù)字延遲線(PD-DL)、時鐘產(chǎn)生和分配電路、中頻調(diào)制解調(diào)組件和電源等部分組成。窄帶目標(biāo)模擬主要由基帶分系統(tǒng)和微波分系統(tǒng)實(shí)現(xiàn)。

?

　　寬帶目標(biāo)模擬主要由基帶分系統(tǒng)控制寬帶分系統(tǒng)實(shí)現(xiàn)，如圖2所示。輸出通過微波分系統(tǒng)與窄帶目標(biāo)信號一起輸出。電源控制分配組件完成系統(tǒng)主電源的控制、分配、保護(hù)和指示等功能。

?

　　2 目標(biāo)回波模擬

　　2．1 窄帶目標(biāo)回波產(chǎn)生

　　本寬頻帶射頻模擬器接收雷達(dá)系統(tǒng)的發(fā)射信號、控制信號和參考信號。系統(tǒng)輸出模擬窄帶目標(biāo)回波信號前，在主控計(jì)算機(jī)上加載所有目標(biāo)、誘餌的運(yùn)動軌跡參數(shù)，如延遲參數(shù)和徑向運(yùn)動速度，以及每個目標(biāo)、誘餌的幅度／相位目標(biāo)特性文件。
仿真開始后，DMU按照雷達(dá)系統(tǒng)發(fā)出的模式、參數(shù)和觸發(fā)信號，分別控制窄帶系統(tǒng)中的雙通道PDDL和中頻調(diào)制組件產(chǎn)生基帶延時目標(biāo)信號，通過發(fā)射組件實(shí)現(xiàn)上變頻和雷達(dá)目標(biāo)的距離、幅度調(diào)制控制，濾波后形成窄帶目標(biāo)回波信號輸出，如圖3所示。

?

　　2．2 寬帶目標(biāo)回波產(chǎn)生

　　寬帶目標(biāo)回波的產(chǎn)生通過對預(yù)先存儲在存儲器中的雷達(dá)寬帶LFM的基帶分量和目標(biāo)特征參數(shù)直接計(jì)算，實(shí)時生成多散射點(diǎn)合成目標(biāo)的波形數(shù)據(jù)實(shí)現(xiàn)。如圖4所示，寬帶分系統(tǒng)中的所有信號都與試驗(yàn)雷達(dá)系統(tǒng)的參考信號同步，保證回波信號與雷達(dá)系統(tǒng)相參，實(shí)現(xiàn)正確的模擬。

?

　　輸出寬帶目標(biāo)回波信號前，在計(jì)算機(jī)上加載輸出目標(biāo)散射點(diǎn)的運(yùn)動軌跡參數(shù)和目標(biāo)特性文件。當(dāng)雷達(dá)系統(tǒng)發(fā)射寬帶LFM信號時，寬帶目標(biāo)回波的基帶數(shù)據(jù)由DSP計(jì)算并加載到任意波形發(fā)生器(AWG)的存儲器中。DMU產(chǎn)生寬帶分系統(tǒng)的延時觸發(fā)脈沖和波形選擇信號，控制AwG輸出模擬基帶回波信號，將該基帶信號進(jìn)行正交調(diào)制后，通過上變頻就得到寬帶信號的目標(biāo)回波。目標(biāo)特征數(shù)據(jù)通過CompactPCI總線加載到DSP中參與波形計(jì)算。

　　寬帶回波信號的更新率決定于AWG的數(shù)據(jù)更新率。這種數(shù)字方法原理簡單，模擬目標(biāo)靈活，精度非常高，信號質(zhì)量較高。缺點(diǎn)是成本較高，實(shí)時性受硬件速度、波形復(fù)雜度等限制，不容易提高。

?

　　如圖5所示，DSP模塊中有兩個TMS320C6455高性能DSP、存儲器和大規(guī)模FPGA，完成特征數(shù)據(jù)接收、波形計(jì)算更新和數(shù)據(jù)傳輸?shù)裙δ埽茿WG的核心控制部分。AWG模塊的FPGA采用Xilinx公司的XC4VLX25-FF668。IQ信號通路的DAC選用兩片Atmel公司的1GHz 10位TS86101G2B，且兩路DAC相互獨(dú)立且保持信號的同步。其單路瞬時帶寬可達(dá)400 MHz，與正交調(diào)制器配合可輸出復(fù)雜的調(diào)制信號。