電源完整性設(shè)計(jì)

電源完整性是指電源波形的質(zhì)量，研究的是電源分配網(wǎng)絡(luò)(PDN)。并從系統(tǒng)供電網(wǎng)絡(luò)綜合考慮，消除 / 降低噪聲對(duì)電源的影響。電源完整性的設(shè)計(jì)目標(biāo)是把電源噪聲控制在運(yùn)行的范圍內(nèi)，為芯片提供干凈穩(wěn)定的電壓，并使它能夠維持在一個(gè)很小的容差范圍內(nèi)(通常為 5% 以內(nèi))，實(shí)時(shí)響應(yīng)負(fù)載對(duì)電流的快速變化，并能夠?yàn)槠渌?a target="_blank">信號(hào)提供低阻抗的回流路徑。

電源噪聲的主要來源：

供電模塊(VRM，包括 LDO/DC-DC)的輸出噪聲

走線的直流電阻與寄生電感

同步開關(guān)噪聲(SSN)

電源與地平面諧振噪聲

臨近電源網(wǎng)絡(luò)耦合噪聲

其他部件耦合噪聲

大量的芯片引腳在進(jìn)行邏輯狀態(tài)切換時(shí)，會(huì)有一個(gè)大的瞬態(tài)電流流過回路，造成地平面的波動(dòng)，會(huì)造成芯片的地與系統(tǒng)地不一致，稱為地彈;造成芯片和系統(tǒng)的電源有差壓，稱為電源彈。在進(jìn)行 PCB 疊層設(shè)計(jì)時(shí)，盡可能增大電源平面疊層之間的垂直距離，減少電源平面和地平面之間的垂直間距。

電源完整性設(shè)計(jì)策略

關(guān)注過孔、走線和電源平面的通流能力;當(dāng)在一個(gè)平面上布置多個(gè)電源時(shí)，需要進(jìn)行電源平面的分割，分割方式要簡(jiǎn)潔合理，分割區(qū)域的大小要滿足載流能力的要求;

盡可能使電源平面與地平面成對(duì)相鄰出現(xiàn)，且盡可能接近;

關(guān)注去耦電容的設(shè)計(jì)，電容的去耦作用是有一定的距離要求的，即去耦半徑。電容焊盤的扇出方式推薦采用多過孔的方式。

關(guān)注同步開關(guān)噪聲(SSN，地彈和電源彈)的影響，可增加去耦電容;在滿足系統(tǒng)整體性能需求前提下，盡可能使用平緩的驅(qū)動(dòng)信號(hào)(減緩驅(qū)動(dòng)器的上升沿和下降沿時(shí)間)

電源完整性的測(cè)試項(xiàng)目

電壓值(精度)

測(cè)試儀器：萬用表

測(cè)試方法：分別在測(cè)試空載 / 滿載下測(cè)試

測(cè)試點(diǎn)：電源芯片輸出管腳、用電芯片的電源管腳

合格標(biāo)準(zhǔn)：一般在標(biāo)稱電壓值 ±5% 范圍內(nèi)(根據(jù)芯片的電壓要求來確定)

電源噪聲 / 紋波

定義

紋波：出現(xiàn)在輸出端子間的一種與輸入頻率和開關(guān)頻率同步的成分，用有效值表示，一般在輸出電壓的 0.5% 以下

噪聲：出現(xiàn)在輸出端子間的紋波以外的一種高頻成分，也用峰 - 峰(peak to peak)值表示，一般在輸出電壓的 1% 以下

紋波噪聲：兩者合成，用峰 - 峰(peak to peak)值表示，要求一般在輸出電壓的 2% 以下

測(cè)試儀器：示波器

測(cè)試方法

分別在測(cè)試空載 / 滿載下測(cè)試

紋波：采用地線環(huán)靠接測(cè)量法(靠接測(cè)量)，示波器設(shè)置帶寬(bandwidth)為 20MHz，直流偏置電壓(offset)為上面電壓精度測(cè)量值。

紋波噪聲：把示波器帶寬設(shè)置成全帶寬(Full)

測(cè)試點(diǎn)：輸出電容兩端

合格標(biāo)準(zhǔn)：

一般要求紋波 < 輸出電壓的 1%(在 20MHz 帶寬下測(cè)試，結(jié)果可視為單純的紋波)

一般要求紋波噪聲 < 輸出電壓的 2%(在全帶寬下測(cè)試，結(jié)果可視為紋波 + 噪聲)

注意事項(xiàng)

測(cè)試時(shí)注意就近原則，保持地環(huán)線最短

測(cè)試使用無源探頭

測(cè)試紋波時(shí)記錄其頻率，以便分析

電壓上下電波形

測(cè)試儀器：示波器

測(cè)試方法：示波器設(shè)置為上升 / 下降沿觸發(fā)，開關(guān)電源觀察上下電波形，能完整顯示出來以看出問題

測(cè)試點(diǎn)：電源芯片的輸出管腳、系統(tǒng)上的電源線

合格標(biāo)準(zhǔn)

電源輸出端電壓上下電過沖一般要求不超過被測(cè)電壓的 10%。在芯片前端測(cè)試時(shí)，可參考電平通用標(biāo)準(zhǔn)

電源上電時(shí)電壓不得有很大的跌落，下電時(shí)不能有很大的反沖和回勾(跌落和反沖不能跨越芯片啟動(dòng)工作電壓)，如出現(xiàn)臺(tái)階現(xiàn)象需要評(píng)估影響。

如果出現(xiàn)負(fù)電壓，就需要結(jié)合實(shí)際情況討論

注意芯片的上下電時(shí)序要求

注意事項(xiàng)：需要遍歷系統(tǒng)上下電、單板插拔、電源板插拔的情況

緩啟動(dòng)電路參數(shù)

測(cè)試儀器：示波器

測(cè)試方法：使用多通道測(cè)試，上電觀察時(shí)間差

測(cè)試點(diǎn)：一路在緩啟動(dòng)之前的電路，一路在緩啟動(dòng)之后

合格標(biāo)準(zhǔn)

延遲時(shí)間(T_{delay}Tdelay)：一般要求其范圍 20 ～ 200ms

上升時(shí)間(T_{rise}Trise，輸出電壓從 10% 上升到 90% 的時(shí)間)：要求其范圍越小越好，但同時(shí)要求沖擊電流滿足合格標(biāo)準(zhǔn)

沒有多次振蕩現(xiàn)象

注意事項(xiàng)：需要遍歷系統(tǒng)上下電、單板插拔、電源板插拔的情況

電源電流和沖擊電流

測(cè)試儀器：示波器

測(cè)試方法：

電源電流：使用電流探頭，觀察電源上電電流波形和上電后電流的平穩(wěn)波形

沖擊電流：同上。上電沖擊電流最好在冷機(jī)時(shí)測(cè)試(沖擊電流最大);下電沖擊電流最好在單板滿載時(shí)進(jìn)行

測(cè)試點(diǎn)：將電流探頭卡在被測(cè)試電流通路上

合格標(biāo)準(zhǔn)

電源電流穩(wěn)定值不能超過 90% 最大額定輸出電流

沖擊電流值不能超過額定輸出電流的 5 倍(3 倍以上應(yīng)引起注意)

任何情況下的電流一定要大于電源的最小負(fù)載，且須滿足最大容性負(fù)載要求

注意事項(xiàng)

需要遍歷系統(tǒng)上下電、單板插拔、電源板插拔的情況

測(cè)試沖擊電流，需要取下感性元件如電感，因?yàn)楦行云骷旧砭哂幸种茮_擊電流的作用。

電源告警信號(hào)

測(cè)試方法：使系統(tǒng)產(chǎn)生告警條件，測(cè)試告警信號(hào)的電平大小

測(cè)試點(diǎn)：告警信號(hào)的接收末端

合格標(biāo)準(zhǔn)：參考電源芯片的規(guī)格書

冗余電源的均流參數(shù)

測(cè)試方法：用測(cè)試電源輸出電流的方法，測(cè)試冗余電源的每路電流的輸出值，比較每路輸出電流的大小

測(cè)試點(diǎn)：冗余電源的每路電流輸出鏈路

合格標(biāo)準(zhǔn)：系統(tǒng)電源、其冗余電源(均流)的各路電流輸出值相差 10% 以下