首先就是我最喜歡的框圖系列，可以看到電流從VRM（voltage regulator module）流出，依次經(jīng)過PCB板，芯片封裝，芯片內(nèi)部半導(dǎo)體電路到達(dá)用電位置，所以我們常常說的PDN(powerdistribution network)電源分布網(wǎng)絡(luò)就包含這三個(gè)部分，由于這個(gè)系列主要是講基于PCB的電源完整性仿真，所以只涉及VRM和PCB上面的設(shè)計(jì)。所以后文中提到的PDN都泛指VRM+PCB。

先來說電源完整性仿真的目的，芯片在工作的時(shí)候會(huì)有一個(gè)需要的工作電壓范圍，同時(shí)工作在不同模式會(huì)對(duì)應(yīng)不同的sink current，電流在PDN上傳播會(huì)有損耗，所以電源完整性仿真的目的就是保證在芯片工作的時(shí)候PDN能夠?yàn)樾酒峁┧枰墓ぷ麟妷?，我們控制的是整個(gè)PDN上的電壓損耗，芯片在某個(gè)工作模式下電流是確定的，所以通過歐姆定律可以得出目標(biāo)阻抗，我們?cè)趦?yōu)化PDN性能的時(shí)候，其實(shí)是在優(yōu)化PDN的阻抗，和信號(hào)完整性一樣，這里的阻抗是一個(gè)頻率相關(guān)的變量，整個(gè)PDN上的寄生參數(shù)有三類，電阻，電容，電感，所以下面一個(gè)公式給出了某個(gè)頻率下PDN阻抗的計(jì)算方式：

光說有點(diǎn)抽象，下面一張圖是我從隨便挑了一個(gè)MCU,截出來的一個(gè)工作電壓與電流的情況，通過歐姆定律就可以算出目標(biāo)阻抗值。

說到目標(biāo)阻抗那就牽扯到一個(gè)判斷標(biāo)準(zhǔn)，首先如果板子上有一千條電源軌，那么這一千條是不是都要看呢，答案當(dāng)然是不需要，這里給出了一個(gè)經(jīng)驗(yàn)值，我的做法是電流大于1A的電源軌會(huì)跑一下仿真，其他的都可以根據(jù)經(jīng)驗(yàn)來判斷l(xiāng)ayout有沒有風(fēng)險(xiǎn)，需要格外關(guān)注的是那些小電壓，大電流的電源軌，換句話說就是目標(biāo)阻抗很低的電源軌，目標(biāo)阻抗在幾個(gè)毫歐到幾十個(gè)毫歐之間的電源軌屬于重點(diǎn)關(guān)注對(duì)象，那么目標(biāo)阻抗是怎么算出來的呢，下面有兩個(gè)計(jì)算公式，偏悲觀的以及正常的，我傾向于先用偏悲觀的公式去卡，如果實(shí)在不行（關(guān)于怎么得出實(shí)在不行這個(gè)結(jié)論后面的文章里面會(huì)有詳細(xì)的論證），就用正常的公式去卡。

可以看到正常的公式得出的目標(biāo)阻抗是悲觀公式的兩倍，其實(shí)正常的公式里面這個(gè)電流叫做平均電流，因?yàn)樾酒ぷ鲿r(shí)候的電流不是恒定的，所以在做時(shí)域仿真的時(shí)候會(huì)加入電流曲線去模擬芯片工作時(shí)候的sink電流情況。

所以可以得出一個(gè)結(jié)論：

我們?cè)趦?yōu)化電源完整性的時(shí)候其實(shí)是在優(yōu)化PDN的阻抗。

這個(gè)專題的兩個(gè)仿真實(shí)例都是圍繞這個(gè)結(jié)論展開的，當(dāng)然電源完整性是一個(gè)比較復(fù)雜的系統(tǒng)工程，但是這個(gè)章節(jié)我們主要研究怎么優(yōu)化PDN的阻抗。這一篇主要是仿真前的基礎(chǔ)鋪墊，所以主要會(huì)說兩個(gè)部分：VRM和電容。

先來說VRM, (voltage regulator module), 也就是我們所說的電源，在我做過的設(shè)計(jì)中主要遇到過兩種VRM，第一種是DC-DC，第二種是LDO，因?yàn)槲也皇菍I(yè)的EE，所以沒法解釋的特別透徹，簡(jiǎn)單的來說DC-DC能夠提供較大的電流，但是噪聲大，LDO供電能力比較弱，但是得到的電平精度高噪聲小，所以我們這個(gè)系列所說的VRM統(tǒng)一是指DC-DC。

下圖是一個(gè)降壓型開關(guān)穩(wěn)壓器的簡(jiǎn)化方框圖，圖的最左邊是輸入電壓，當(dāng)S1閉合時(shí)，電感器L1的功能是貯存能量，并將電流傳送到負(fù)載，如果L1貯存的電流大于負(fù)載所需的電流，S1斷開，S2閉合，電流在持續(xù)流向負(fù)載的同時(shí)會(huì)逐步減小，直到S1再次閉合，S2再次斷開。放大器A以參考電壓為標(biāo)準(zhǔn)檢測(cè)負(fù)載電壓，當(dāng)負(fù)載電壓太低時(shí)，它導(dǎo)致開關(guān)動(dòng)作給電感器增加電流，當(dāng)負(fù)載電壓太高時(shí)，它導(dǎo)致開關(guān)動(dòng)作讓電感器減小電流。電感器電流在C1中積分，使得電壓變化更加平滑，調(diào)節(jié)回路的帶寬通常在1KHz到幾百KHz之間，在高于回路帶寬的頻率時(shí)，VRM變?yōu)楦咦瑁虼穗妷簩⒉荒艿玫接行У恼{(diào)整，這時(shí)候依靠的就是系統(tǒng)中的另外一個(gè)供電單元：電容。

說到VRM的調(diào)節(jié)帶寬，先提一個(gè)事情，我們通常在仿真PDN的AC特性的時(shí)候不會(huì)把VRM加進(jìn)去，因?yàn)閂RM是一個(gè)有源的非線性系統(tǒng)，所以通常把端口加到VRM輸出的地方，于是我們?cè)诘皖l段會(huì)得到一個(gè)往上翹的趨勢(shì)，勢(shì)必就會(huì)超過PDN目標(biāo)阻抗，所以在VRM可調(diào)節(jié)帶寬里面的超SPEC可以認(rèn)為是允許的。所以在開始仿真之前還必須要結(jié)合VRM的SPEC找到VRM的可調(diào)帶寬，下圖是一個(gè)VRM的datasheet，

可以看到在datasheet的feature部分就可以找到我們需要的這個(gè)可調(diào)帶寬，一般叫做switching frequency, 需要注意到的是這顆VRM非常牛X，switching frequency是可調(diào)的，所以我們還需要搞明白這個(gè)到底是怎么調(diào)的，往下看：

可以看到通過在Rt/Sync管腳外接電阻的方式可以改變switching frequency. 通常EE會(huì)cover這部分，但是如果遇到比較弱的EE需要再去confirm一下接的到底對(duì)不對(duì)。

接下來說電容，當(dāng)頻率高于VRM的可調(diào)頻率時(shí)，VRM不能有效供電，PDN需要其他供電器件來保證供電能力，電容作為儲(chǔ)能器件能夠存儲(chǔ)電荷，供給開關(guān)電路使用，去耦電容器通常放置在電源/地平面上，一個(gè)引腳連接電源平面，另外一個(gè)引腳連接地平面。

由于去耦電容器寄生電感參數(shù)的影響，去耦電容器可以被分為低頻去耦電容器，中頻去耦電容器和高頻去耦電容器。電容器根據(jù)其位置不同也可以分為三種：板級(jí)去耦電容器，封裝級(jí)去耦電容器和芯片內(nèi)去耦電容器。

因?yàn)殡娙菔怯捎邢揠妼?dǎo)率材料制造的，所以存在電阻性。當(dāng)電容器提供電荷時(shí)，時(shí)變電流會(huì)產(chǎn)生磁場(chǎng)，磁場(chǎng)會(huì)使得電容器具有電感性。因此在頻率很高時(shí)，電容器的寄生參數(shù)的影響不能忽略，電容器不再被當(dāng)作理想電容器看待。電容器模型和阻抗頻率參數(shù)如下圖所示，電容器參數(shù)包括電容器本身的電容值C，ESL和ESR，ESL和ESR有電容器的物理結(jié)構(gòu)，以及起連接作用的安裝焊盤和過孔共同決定。

可以看到在某個(gè)頻率點(diǎn)電容具有最小的阻抗，這個(gè)點(diǎn)就叫做電容的諧振點(diǎn)，因?yàn)殡娙莸牡妥杩箮ǔ：苄?，因此需要多種不同類型的，具備不同諧振頻率的電容來實(shí)現(xiàn)PDN的寬頻帶，低阻抗特性，電容器的諧振頻率計(jì)算如下：

當(dāng)頻率小于諧振頻率時(shí)候電容器表現(xiàn)為容性，當(dāng)頻率大于諧振頻率時(shí)則表現(xiàn)為感性，在諧振頻率處，電容器的阻抗Z=ESR。

到這里基礎(chǔ)篇就差不多了，下一篇會(huì)從簡(jiǎn)單的IR DROP說起，正式開始軟件操作的介紹。

我認(rèn)為做好一個(gè)電源仿真需要的是一個(gè)綜合能力，首先必須對(duì)DC-DC電源的工作原理有一定了解，能夠在datasheet里面找到自己想要的信息。其次一定要對(duì)allegro的report體系非常熟悉，能夠知道該去哪個(gè)report里面找自己想要的信息，因?yàn)橥ǔ碚f一個(gè)電源連接的電容數(shù)目非常多，所以單純的依靠看原理圖不僅效率低，而且容易出錯(cuò)，事實(shí)上我后面的介紹前期的準(zhǔn)備工作全部都是依靠allegro強(qiáng)大的report體系，做出來的表格行云流水一目了然，excel表格用的好真的是一件事半功倍的事情。最后就是仿真的基礎(chǔ)知識(shí)和對(duì)軟件的熟悉程度，前者能用來判斷仿真結(jié)果是否合理，后者能用來保證仿真設(shè)置與步驟不出錯(cuò)。