UltraCAD Design開發(fā)了一些免費的計算器軟件供設(shè)計人員使用，其中一個就是串擾計算器軟件。它包括了以上幾種串擾結(jié)構(gòu)的計算，可用于估計鄰近走線間的串擾系數(shù)，且簡單方便。由于影響串擾的因素很多，所以軟件不可能給出十分精確的結(jié)果，而是在最壞情況下的大概值，因此設(shè)計中還應(yīng)參考以前的電路板設(shè)計對結(jié)果進行校準。?????????????????????????????????????

串擾的分析

?????? 使用EDA工具對PCB板的串擾進行仿真，可以在PCB實現(xiàn)中迅速地發(fā)現(xiàn)、定位和解決串擾問題。本文以Mentor公司的仿真軟件HyperLynx為例對串擾進行分析。

?????? 高速設(shè)計中的仿真包括布線前的原理圖仿真和布線后的PCB仿真，對應(yīng)地，HyperLynx中有LineSim和BoardSim。LineSim主要針對布局布線前仿真，它可將仿真得到的約束條件作為實際的布線約束，較早地預(yù)測和消除串擾問題，從而有效地約束布局和變化疊層，并在電路板布局之前優(yōu)化時鐘、關(guān)鍵信號拓撲和終端負載。BoardSim則是針對布局布線后仿真，它可以精確地預(yù)測未知的PCB導(dǎo)線之間的耦合影響，將仿真結(jié)果顯示在一個示波器中，并顯示所有串擾波形的詳細細節(jié)。其目的是為了預(yù)測和發(fā)現(xiàn)實際成品的串擾問題，從而節(jié)約設(shè)計者的時間，避免反復(fù)設(shè)計制造原理樣機。

?????? 對布局布線前仿真而言，LineSim需要首先建立一個基本的耦合模型，對不同電路環(huán)境設(shè)置不同的約束條件，主要包括導(dǎo)線間距、最大平行長度、最大驅(qū)動IC的轉(zhuǎn)換速度、介質(zhì)的厚度、疊層結(jié)構(gòu)等。這些約束可以讓設(shè)計者在設(shè)計早期了解可能產(chǎn)生問題的地方，從而進行有效地計劃，減少布局布線前可能出現(xiàn)的串擾，并找到最精確的約束條件，作為下一步布局布線的約束。在驅(qū)動芯片的選擇方面可以引入IBIS(Input/Output Buffer Information Specification)模型，它一般由芯片廠家提供。

?????? 在運用BoardSim對布線進行串擾分析時，可以有以下3種方式：交互式的串擾仿真、快速批處理方式和詳細批處理方式。其中，交互式串擾仿真可以直觀地通過數(shù)字示波器觀察干擾情況。這里提出了幾何門限和電氣門限的概念。幾何門限會規(guī)定一定的區(qū)域，凡是進入此區(qū)域、具有一定長度的網(wǎng)絡(luò)都被認為是攻擊網(wǎng)絡(luò)；電氣門限會規(guī)定一個干擾量，凡是對本網(wǎng)絡(luò)造成超過這一量值的干擾網(wǎng)絡(luò)都被認為是攻擊網(wǎng)絡(luò)。采用幾何門限需要設(shè)計者對串擾有一定的了解，知道在多遠的距離、在哪一層會產(chǎn)生多大的串擾。因此通常推薦使用電氣門限，它能更加準確，分析速度更快。

?????? 這里以TD-SCDMA終端基帶電路中的ADC和DAC芯片MAX19700為例，說明對其時鐘線的串擾抑制。首先要用一個簡單模型來代表時鐘電路，由LineSim建立模型如圖4。

?????? 該基本模型有兩個網(wǎng)絡(luò)：驅(qū)動器A0(驅(qū)動線路為時鐘信號線，其工作頻率為5.12MSPS)，通過傳輸線連接到1MW的電阻C0上；接收模式的驅(qū)動器A1，通過傳輸線連接在720KW的電阻C1上。每一條被耦合的傳輸線的特征阻抗都是68.8W，耦合長度是9in。HyperLynx計算出每條線上的延時大約是1.581ns。模型分為8層，設(shè)定兩個信號線都為內(nèi)層線(及微帶線)且為同層。在PCB布局布線約束條件中，線寬為5mil，線間距為5mil，相對介電系數(shù)設(shè)置為4.3。圖中分別在A0、B1、C1處加上了示波器探頭，可利用示波器觀看波形，B1的10MW電阻也是為了加探頭而設(shè)置的。仿真結(jié)果如圖5所示。

從圖5中可以看出串擾的幅度比較大，因此需要采取辦法抑制串擾。圖6的仿真波形是修改了簡單模型的約束條件而得到的，主要修改了信號的結(jié)構(gòu)，將兩個網(wǎng)絡(luò)分別放到了不同的層里，耦合長度也減短為3in，由圖6可知串擾得到了明顯的抑制。將這一約束條件直接帶入下一步的布局布線中，可以抑制串擾，且不需再單獨對這一網(wǎng)絡(luò)進行BoardSim仿真，節(jié)省了時間。

?????? 串擾的抑制

?????? 不管是設(shè)計前的串擾計算，還是布局布線前的仿真，或是布局布線后的仿真，都是為了使PCB板能快速達到最小的干擾。因此需要在設(shè)計過程中運用以前的經(jīng)驗來解決現(xiàn)在的問題，以下就是有效避免布局布線中串擾的經(jīng)驗總結(jié)：

?????? 1)容性耦合和感性耦合產(chǎn)生的串擾隨受干擾線路負載阻抗的增大而增大，所以減小負載可以減小耦合干擾的影響；

2)盡量增大可能發(fā)生容性耦合導(dǎo)線之間的距離，更有效的做法是在導(dǎo)線間用地線隔離；

?????? 3)在相鄰的信號線間插入一根地線也可以有效減小容性串擾，這根地線需要每1/4波長就接入地層。

?????? 4)感性耦合較難抑制，要盡量降低回路數(shù)量，減小回路面積，不要讓信號回路共用同一段導(dǎo)線。

?????? 5)避免信號共用環(huán)路。

?????? 在高速PCB設(shè)計的過程中，不僅需要對理論概念的詳細理解，同樣需要不斷的積累經(jīng)驗，不斷完善理論。同時，對相關(guān)輔助軟件的熟練運用也可以縮短設(shè)計周期，從而提高競爭力，對設(shè)計的成功完成起到重要的作用。

?????? 結(jié)語

?????? 高速PCB板級、系統(tǒng)級設(shè)計是一個復(fù)雜的過程，包括信號串擾在內(nèi)的信號完整性問題越來越不容忽視，因此需要設(shè)計者在設(shè)計的時候?qū)π盘柾暾詥栴}有全面的規(guī)劃與考慮，在設(shè)計周期的各個階段采用不同的方法來確保設(shè)計快速、精確地完成，從而節(jié)約時間、避免重復(fù)。