DRAM模塊是大多電子設(shè)備均存在的模塊之一，大家對(duì)于DRAM也較為熟悉。但是，大家真的了解DRAM嗎？DRAM的基本單元的結(jié)構(gòu)是什么樣的呢？DRAM的工作原理是什么呢？如果你對(duì)DRAM具有興趣，不妨繼續(xù)往下閱讀哦。

　　一、DRAM介紹

　　DRAM 的英文全稱是“Dynamic RAM”，翻譯成中文就是“動(dòng)態(tài)隨機(jī)存儲(chǔ)器”。DRAM 只能將數(shù)據(jù)保持很短的時(shí)間。為了保持?jǐn)?shù)據(jù)，DRAM 必須隔一段時(shí)間刷新（refresh）一次。如果存儲(chǔ)單元沒有被刷新，數(shù)據(jù)就會(huì)丟失。 DRAM用于通常的數(shù)據(jù)存取。我們常說內(nèi)存有多大，主要是指DRAM的容量。

　　所有的DRAM基本單位都是由一個(gè)晶體管和一個(gè)電容器組成。請(qǐng)看下圖：

　　上圖只是DRAM一個(gè)基本單位的結(jié)構(gòu)示意圖：電容器的狀態(tài)決定了這個(gè)DRAM單位的邏輯狀態(tài)是1還是0，但是電容的被利用的這個(gè)特性也是它的缺點(diǎn)。一個(gè)電容器可以存儲(chǔ)一定量的電子或者是電荷。一個(gè)充電的電容器在數(shù)字電子中被認(rèn)為是邏輯上的1，而“空”的電容器則是0。電容器不能持久的保持儲(chǔ)存的電荷，所以內(nèi)存需要不斷定時(shí)刷新，才能保持暫存的數(shù)據(jù)。電容器可以由電流來充電——當(dāng)然這個(gè)電流是有一定限制的，否則會(huì)把電容擊穿。同時(shí)電容的充放電需要一定的時(shí)間，雖然對(duì)于內(nèi)存基本單位中的電容這個(gè)時(shí)間很短，只有大約0.2-0.18微秒，但是這個(gè)期間內(nèi)存是不能執(zhí)行存取操作的。

　　DRAM制造商的一些資料中顯示，內(nèi)存至少要每64ms刷新一次，這也就意味著內(nèi)存有1%的時(shí)間要用來刷新。內(nèi)存的自動(dòng)刷新對(duì)于內(nèi)存廠商來說不是一個(gè)難題，而關(guān)鍵在于當(dāng)對(duì)內(nèi)存單元進(jìn)行讀取操作時(shí)保持內(nèi)存的內(nèi)容不變——所以DRAM單元每次讀取操作之后都要進(jìn)行刷新：執(zhí)行一次回寫操作，因?yàn)樽x取操作也會(huì)破壞內(nèi)存中的電荷，也就是說對(duì)于內(nèi)存中存儲(chǔ)的數(shù)據(jù)是具有破壞性的。所以內(nèi)存不但要每64ms刷新一次，每次讀操作之后也要刷新一次。這樣就增加了存取操作的周期，當(dāng)然潛伏期也就越長。 SRAM，靜態(tài)（Static）RAM不存在刷新的問題，一個(gè)SRAM基本單元包括4個(gè)晶體管和2個(gè)電阻。它不是通過利用電容充放電的特性來存儲(chǔ)數(shù)據(jù)，而是利用設(shè)置晶體管的狀態(tài)來決定邏輯狀態(tài)——同CPU中的邏輯狀態(tài)一樣。讀取操作對(duì)于SRAM不是破壞性的，所以SRAM不存在刷新的問題。

　　SRAM不但可以運(yùn)行在比DRAM高的時(shí)鐘頻率上，而且潛伏期比DRAM短的多。SRAM僅僅需要2到3個(gè)時(shí)鐘周期就能從CPU緩存調(diào)入需要的數(shù)據(jù)，而DRAM卻需要3到9個(gè)時(shí)鐘周期（這里我們忽略了信號(hào)在CPU、芯片組和內(nèi)存控制電路之間傳輸?shù)臅r(shí)間）。

　　二、基本原理

　　DRAM由晶體管和小容f電容存儲(chǔ)單元組成。每個(gè)存儲(chǔ)單元都有一小的蝕刻晶體管，這個(gè)晶體管通過小電容的電荷保持存儲(chǔ)狀態(tài)，即開和關(guān)。電容類似于小充電電池。它可以用電壓充電以代表1，放電后代表0，但是被充電的電容會(huì)因放電而丟掉電荷，所以它們必須由一新電荷持續(xù)地“刷新氣。

　　下圖所示的是標(biāo)準(zhǔn)的DRAM結(jié)構(gòu)的框架圖，和SRAM不同的是，標(biāo)準(zhǔn)DRAM的地址線分成兩組以減少輸入地址引腳的數(shù)量，提高封裝的效率。雖然在標(biāo)準(zhǔn)的DRAM結(jié)構(gòu)中，輸入地址引腳的數(shù)量可以通過安排多元的地址方式來減少，但是這樣的話，標(biāo)準(zhǔn)DRAM存儲(chǔ)單元的時(shí)鐘控制就會(huì)變得更加復(fù)雜，同時(shí)運(yùn)行速度會(huì)受到影響。為了滿足對(duì)于高速DRAM應(yīng)用的需求，一般都用分開的地址輸入引腳來減少時(shí)鐘控制的復(fù)雜性和提高運(yùn)行速度。

　　DRAM的控制器提供行地址選通脈沖-M （Row Address Strobe）和列地址選通脈沖CAS（Column Address Strobe）來鎖定行地址和列地址。正如圖所示，標(biāo)準(zhǔn)DRAM的引腳為：

　　地址： 分成兩組，行地址引腳，列地址引腳;

　　地址控制信號(hào)引腳：RAS和CAS;

　　寫允許信號(hào)：WRITE;

　　數(shù)據(jù)輸入/輸出引腳;

　　電源引腳。