本文介紹了動(dòng)態(tài)隨機(jī)存取器DRAM的基本結(jié)構(gòu)與工作原理，以及其在器件縮小過(guò)程中面臨的挑戰(zhàn)。

DRAM的歷史背景與發(fā)展

動(dòng)態(tài)隨機(jī)存取器（Dynamic Random Access Memory，簡(jiǎn)稱(chēng)DRAM）是計(jì)算機(jī)系統(tǒng)中用于短期數(shù)據(jù)存儲(chǔ)的一種半導(dǎo)體存儲(chǔ)器。它由IBM的研究員羅伯特·H·登納德（Robert H. Dennard）于1967年發(fā)明，并在隨后的幾十年間成為了計(jì)算機(jī)和電子設(shè)備中最常用的內(nèi)存類(lèi)型之一。由于其高密度、低成本的特點(diǎn)，DRAM被廣泛應(yīng)用于個(gè)人電腦、服務(wù)器、移動(dòng)設(shè)備等各種計(jì)算平臺(tái)。

DRAM的基本構(gòu)造與工作原理

一個(gè)典型的DRAM單元包含兩個(gè)主要組件：一個(gè)作為訪問(wèn)的晶體管和一個(gè)用于數(shù)據(jù)存儲(chǔ)的電容器。這種設(shè)計(jì)允許每個(gè)存儲(chǔ)單元僅需占用極小的空間，從而實(shí)現(xiàn)高密度的數(shù)據(jù)存儲(chǔ)。

訪問(wèn)晶體管（Access Transistor）：這是一個(gè)MOSFET晶體管，負(fù)責(zé)控制外部電路是否可以讀取或?qū)懭氲较噙B的電容器中。當(dāng)晶體管導(dǎo)通時(shí)，它可以將電荷加載到電容器上或者從電容器中釋放電荷；而當(dāng)晶體管關(guān)閉時(shí)，則阻止任何電流通過(guò)，保持電容器中的電荷狀態(tài)不變。

存儲(chǔ)電容器（Storage Capacitor）：電容器是用來(lái)實(shí)際保存信息的地方。電容器充電代表邏輯值“1”，未充電則代表邏輯值“0”。為了確保數(shù)據(jù)的正確性，電容器需要定期刷新，這是因?yàn)殡娙萜鲿?huì)逐漸失去其上的電荷，這就是所謂的“動(dòng)態(tài)”特性。

最初，這些器件都是平面型的，使用二氧化硅作為柵極絕緣層和電容器介質(zhì)。隨著技術(shù)的進(jìn)步，為了在減小特征尺寸的同時(shí)保持足夠的電容值C不變，工程師們開(kāi)始采用高介電常數(shù)（high-k）材料如氮化硅來(lái)替代傳統(tǒng)的二氧化硅，以及使用氧化物/氮化物/氧化物（ONO）堆棧來(lái)解決應(yīng)力問(wèn)題。

DRAM三維結(jié)構(gòu)的引入

隨著工藝節(jié)點(diǎn)的不斷縮小，特別是進(jìn)入80納米以下后，短溝道效應(yīng)導(dǎo)致了更高的源漏泄漏電流和更短的數(shù)據(jù)保留時(shí)間。為了解決這些問(wèn)題，DRAM訪問(wèn)晶體管從平面結(jié)構(gòu)轉(zhuǎn)變?yōu)槿S結(jié)構(gòu)，例如引入了凹槽柵極（Recessed Gate, RG）晶體管和埋入式字線（Buried Word-Line, BWL）技術(shù)。這些改進(jìn)增加了通道長(zhǎng)度，有助于減少泄漏并維持?jǐn)?shù)據(jù)保持時(shí)間，同時(shí)通過(guò)增加通道寬度提高了驅(qū)動(dòng)電流，且不需要增大器件的特征尺寸。

此外，為了進(jìn)一步壓縮存儲(chǔ)單元面積，人們還開(kāi)發(fā)出了各種形狀復(fù)雜的電容器，如深溝槽電容器和堆疊柱狀電容器。前者利用硅片內(nèi)部的空間構(gòu)建電容器，后者則是將多個(gè)電容器垂直堆疊起來(lái)，以此來(lái)提高單位面積內(nèi)的電容值而不必增加芯片的物理尺寸。

縮放挑戰(zhàn)與解決方案 隨著制造技術(shù)的發(fā)展，DRAM的特征尺寸不斷縮小，但隨之而來(lái)的是新的挑戰(zhàn)。例如，當(dāng)DRAM的特征尺寸按照的比例縮小時(shí)，如果要保持電容C、介電常數(shù)k和距離d不變，則圓柱形電容器的高度必須相應(yīng)地增加，以補(bǔ)償直徑上的減少。這意味著長(zhǎng)寬比（aspect ratio）會(huì)加倍，給制造帶來(lái)了新的挑戰(zhàn)。因此，研究人員一直在尋找具有更高介電常數(shù)的新材料，以降低所需電容值，并優(yōu)化晶體管的設(shè)計(jì)以減少關(guān)閉狀態(tài)下的泄漏電流。

6F2架構(gòu)DRAM簡(jiǎn)介

如今業(yè)界所制造最先進(jìn)的DRAM采用的是6F2架構(gòu)，就是每個(gè)最小bit的單元占6倍最小線寬的的平方面積。即一個(gè)BitLine可以為兩個(gè)電容充電，如下圖紅色箭頭bit Line電流從source由Word Line gate流向drain，從而對(duì)電容進(jìn)行充電或放電。

參考文獻(xiàn)：[1]DRAM [2]3D IC devices, technologies, and manufacturing / Hong Xiao.