十多年來，半導體制造行業(yè)一方面一直在期待EUV能夠拯救摩爾定律，但另一方面又擔心該技術(shù)永遠都不會出現(xiàn)。不過最終，它還是來了，而且不久便將投入使用。

摩爾定律漸遠下的提升

半個多世紀以來，半導體行業(yè)按照摩爾定律不斷發(fā)展，驅(qū)動了一系列的科技創(chuàng)新、社會改革以及生產(chǎn)效率的提高。

隨著器件尺寸越來越逼近物理極限，摩爾定律對新一代工藝節(jié)點研發(fā)是否依然奏效是現(xiàn)在全行業(yè)都在關(guān)注的問題。

DRAM制程工藝進入20nm以后，由于制造難度越來越高，內(nèi)存芯片制造廠商對工藝的定義已經(jīng)不是具體的線寬。

目前，行業(yè)DRAM三巨頭都沒有大規(guī)模使用EUV，但隨著制程工藝的提升，節(jié)點的進一步微縮，同時，EUV的性能和成本也在不斷優(yōu)化，DRAM將迎來EUV爆發(fā)期。

DRAM制造商采用EUV的可能性極有可能與邏輯芯片制造商相似。最初，EUV設(shè)備僅用于幾層，隨著制程節(jié)點、層數(shù)逐漸增加，將全面轉(zhuǎn)向EUV設(shè)備。

被稱為“突破摩爾定律的救星”

EUV 作為現(xiàn)在最先進的光刻機，是唯一能夠生產(chǎn) 7nm 以下制程的設(shè)備，因為它發(fā)射的光線波長僅為現(xiàn)有設(shè)備的十五分之一，能夠蝕刻更加精細的半導體電路，所以 EUV 也被成為“突破摩爾定律的救星”。

從2019年半導體芯片進入 7nm 時代開始（現(xiàn)在我們處于 10nm 時代），EUV 光刻機是絕對的戰(zhàn)略性設(shè)備，沒有它就會寸步難行。

而中芯國際斥巨資預定EUV設(shè)備，雖然技術(shù)落后三星、臺積電兩到三代，現(xiàn)在還在 28nm 和 14nm 上掙扎，但是擁有 EUV 光刻機之后，對于中國自主研發(fā)半導體技術(shù)是有著重大意義的。

光刻成為摩爾定律的前沿

在半導體產(chǎn)業(yè)中，由于不同種類芯片的晶體結(jié)構(gòu)和工作模式存在差異，工藝發(fā)展進程也不盡相同。

在DRAM領(lǐng)域，全球三大DRAM原廠均停滯在18nm-15nm之間，仍沒有突破10nm物理極限；在邏輯芯片制造領(lǐng)域，以臺積電和三星為代表，已經(jīng)引入EUV技術(shù)。

但在所有半導體產(chǎn)品制造中，都需要通過光刻技術(shù)將電路圖形轉(zhuǎn)移到單晶表面或介質(zhì)層上，光刻技術(shù)的不斷突破推動著集成電路密度、性能不斷翻倍，成本也愈加優(yōu)化。近年來，隨著工藝節(jié)點的不斷縮小，光刻技術(shù)主要經(jīng)歷了紫外光刻技術(shù)（UV）、深紫外光刻技術(shù)（DUV）和極紫外光刻技術(shù)（EUV）。

在EUV技術(shù)中，采用的光波長僅為13.5nm，因此能夠?qū)D案分辨率降低到10nm以下，這是目前主流的DUV技術(shù)無法達到的。

不過，因為晶片制程的持續(xù)推進，電路要再進行微縮的難度愈來愈高，成本的提升速度也愈來愈快。

EUV有足夠的時間追趕

半導體廠商在步履艱難地減小線路尺寸的同時維持成本；每一代芯片成功流片的時間拉的更長；芯片工藝尺寸的減小也不像以往那樣激進。這些困難可能會給 EUV 一個機會，摩爾定律的變緩可能真的會給EUV足夠的時間迎頭趕上。

足夠的時間，也就是在摩爾定律被成本折磨到止步之前。EUV 可能會走到它被廣泛接受而且能降低生產(chǎn)成本的那一天。到了那個時候，下一代的先進芯片的制造成本可能過高，而所帶來的性能優(yōu)勢不夠明顯，以致于半導體廠商不會選擇這種技術(shù)。

大廠對EUV的響應速度

EUV光刻機主要客戶有英特爾、三星和臺積電，而臺積電的訂單最多。存儲方面DRAM的產(chǎn)量和工藝提升都需要用到EUV光刻機了， 而隨著物聯(lián)網(wǎng)的發(fā)展，相信也會給EUV設(shè)備帶來增量。

光刻機領(lǐng)域的龍頭老大是荷蘭ASML，并已經(jīng)占據(jù)了高達80%的市場份額，壟斷了高端光刻機市場——最先進的EUV光刻機售價曾高達1億美元一臺，且全球僅僅ASML能夠生產(chǎn)。

三星是第一個聲稱將使用EUV工具生產(chǎn)芯片的公司，并稱將在2018年下半年投入使用。

英特爾發(fā)言人表示，一旦這項技術(shù)以有效的成本準備就緒，他們將致力于把EUV投入生產(chǎn)。研究指出，英特爾已經(jīng)購買了比任何其他公司更多的EUV設(shè)備。

對于其7nm的EUV工藝，格羅方德將用5步取代15步。

臺積電在7nm+ EUV節(jié)點之后，5nm工藝將更深入地應用EUV極紫外光刻技術(shù)，綜合表現(xiàn)全面提升，官方宣稱相比第一代7nm EDV工藝可以帶來最多80%的晶體管密度提升，15%左右的性能提升或者30%左右的功耗降低。

中芯國際已經(jīng)向荷蘭芯片設(shè)備制造商 ASML 購買了一臺 EUV 光刻設(shè)備，價值1.2億美元。這也幾乎花掉了中芯國際2017年的所有利潤，該公司去年的凈利潤為1.264億美元。不過在大家了解到 EUV 設(shè)備有多重要之后，就知道這筆錢花的有多值了。

ASML將引領(lǐng)EUV的進程

由于EUV的技術(shù)難度、需要的投資金額太高，另外兩大微影設(shè)備廠──日本的尼康和佳能，都已放棄研發(fā)。

目前，這兩家主要競爭對手均在規(guī)模與技術(shù)方面落后于公司，ASML以800億美元市值建立起來的規(guī)模，已經(jīng)將所有競爭對手（以及潛在競爭對手）遠遠地甩在了身后。

ASML成為了半導體業(yè)能繼續(xù)沖刺下一代先進制程，開發(fā)出更省電、運算速度更快的電晶體的最后希望——如果ASML做不了，全球范圍內(nèi)已沒有人可以做，摩爾定律會從此消亡。

制造工藝成主要的瓶頸

數(shù)字孔徑越大，光刻波長越小，則光刻精度越好。因此在學術(shù)界如何提升光刻精度是很清楚的，即使用波長較短的光（如紫外線EUV等）以及增大數(shù)字孔徑使用浸沒式光刻等。

大家知道早晚得用EUV，但是出于成本和工藝成熟度考量大家總是希望越晚用EUV越好，能不用EUV就先撐幾代再說。

因此就出現(xiàn)了double-pattern（用在16nm）甚至multi-pattern等辦法實現(xiàn)在不使用EUV的情況下也能做到超低特征尺寸下的光刻，代價是工藝的復雜性大大上升。到了7nm終于是撐不住了，巨頭紛紛開始宣布使用EUV。

當然之前的multi-pattern也不算是走了彎路，因為即使是用了EUV，在未來更小的特征尺寸下估計還是要上multi-pattern。與此同時，ASML在近日也公布了其路線圖，并指出其1.5nm光刻技術(shù)將足夠支持摩爾定律到2030年。

摩爾定律效應遞減的國內(nèi)機會

隨著 ASML 將技術(shù)藍圖推展至 1.5 納米，摩爾定律還有至少 10 年的時間。只是，過往半導體制程是每兩年前進一個技術(shù)時代，未來可能是3—5年才前進一階，整個產(chǎn)業(yè)的效益放緩是必然趨勢，這也帶給中國半導體大廠一個很好前進追趕的機會，奮力追上主流的工藝技術(shù)。

未來半導體世界的競爭，仍會是第一、第二、第三梯次壁壘分明。5 納米以下技術(shù)可行，但技術(shù)難度和投資成本拉高，第一梯次包括臺積電、三星、英特爾、 GlobalFoundries 已經(jīng)申請參賽。

摩爾定律的效應趨緩下，代表前方的道路越來越難突破，這提供給中國半導體廠很好追趕的條件，只是技術(shù)持續(xù)提升的成本投資會大幅墊高，有機會擠入國際第一梯次隊伍，這樣的投資報酬率很迷人，更讓中國芯片自主可控不再是遙不可及的夢想。

結(jié)尾：

摩爾定律的主要動力就是成本下降，而在一次性成本快速提升但平均成本卻下降有限的時代，摩爾定律的進一步發(fā)展動力就不那么強了，EUV 可能會走到它被廣泛接受而且能降低生產(chǎn)成本的那一天。
責任編輯：wv