chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體業(yè)界正在積極探索3D 封裝等技術(shù)解決方案

lhl545545 ? 來(lái)源:與非網(wǎng) ? 作者:AI芯天下 ? 2020-08-26 14:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近年來(lái)摩爾定律增速不斷放緩,而新型應(yīng)用對(duì)高效節(jié)能芯片的要求越來(lái)越強(qiáng)烈,半導(dǎo)體業(yè)界正在積極探索解決方案,包括 3D 封裝等技術(shù)。

發(fā)展技術(shù)才是硬道理

作為全球先進(jìn)芯片生產(chǎn)廠商,三星已經(jīng)在制程工藝上取得了很大的成功。近日,三星又對(duì)外宣布其全新的芯片封裝技術(shù) X-Cube,稱(chēng)該技術(shù)可以使封裝完成的芯片擁有更強(qiáng)大的性能以及更高的能效比。

目前現(xiàn)有的芯片都是 2D 平面堆疊的,隨著芯片數(shù)量的增多,占用的面積越來(lái)越大,不利于提高集成度。關(guān)于 3D 芯片封裝,就是將芯片從平面堆疊變成了垂直堆疊,類(lèi)似搭積木那樣一層層疊加,減少了芯片面積,提高了集成度。

衡量一個(gè)芯片封裝技術(shù)先進(jìn)與否的重要指標(biāo)是:芯片面積與封裝面積之比,這個(gè)比值越接近 1 越好,封裝時(shí)主要考慮的因素:

①芯片面積與封裝面積之比,為提高封裝效率,盡量接近 1:1。

②引腳要盡量短以減少延遲,引腳間的距離盡量遠(yuǎn),以保證互不干擾,提高性能。

③基于散熱的要求,封裝越薄越好。

先進(jìn)封裝技術(shù)受到熱捧

目前業(yè)界領(lǐng)頭羊都在 3D 封裝技術(shù)上面努力著,在三星推出 X-Cube 時(shí),全球主要的三家半導(dǎo)體代工廠均已經(jīng)擁有 3D 或 2.5D 的封裝技術(shù)了。

前有臺(tái)積電的 CoWoS,Intel 的 Foveros,現(xiàn)在三星也公布了自家的 3D 封裝技術(shù) X-Cube。顯而易見(jiàn)的是,未來(lái)我們買(mǎi)到的電子產(chǎn)品中,使用 3D 封裝技術(shù)的芯片比例會(huì)越來(lái)越高。

臺(tái)積電的 CoWoS 封裝是一項(xiàng) 2.5D 封裝技術(shù),它可以把多個(gè)小芯片封裝到一個(gè)基板上,這項(xiàng)技術(shù)有許多優(yōu)點(diǎn),但主要優(yōu)勢(shì)是節(jié)約空間、增強(qiáng)芯片之間的互聯(lián)性和功耗降低,AMD 的 Fury 和 Vega 系列顯卡就是使用這一技術(shù)把 GPU 和 HBM 顯存封裝在一起的,NVIDIA 的高端 Tesla 計(jì)算卡也是用這種封裝。

英特爾 Foveros3D 堆疊封裝技術(shù),可以通過(guò)在水平布置的芯片之上垂直安置更多面積更小、功能更簡(jiǎn)單的小芯片來(lái)讓方案整體具備更完整的功能。官方表示,除了功能性的提升之外,F(xiàn)overos 技術(shù)對(duì)于產(chǎn)業(yè)來(lái)說(shuō)最吸引的地方在于他可以將過(guò)去漫長(zhǎng)的重新設(shè)計(jì)、測(cè)試、流片過(guò)程統(tǒng)統(tǒng)省去,直接將不同 IP、不同工藝的各種成熟方案封裝在一起,從而大幅降低成本并提升產(chǎn)品上市速度。

X-Cube 3D 可大規(guī)模投產(chǎn)

而三星的 X-Cube 意為拓展的立方體。不同于以往多個(gè)芯片平行封裝,全新的 X-Cube?3D 封裝允許多枚芯片堆疊封裝,使得成品芯片結(jié)構(gòu)更加緊湊。而芯片之間的通信連接采用了 TSV 技術(shù),而不是傳統(tǒng)的導(dǎo)線(xiàn)。

據(jù)三星介紹,目前該技術(shù)已經(jīng)可以將 SRAM 存儲(chǔ)芯片堆疊到主芯片上方,以騰出更多的空間用于堆疊其他組件,目前該技術(shù)已經(jīng)可以用于 7nm 甚至 5nm 制程工藝的產(chǎn)品線(xiàn),也就是說(shuō)離大規(guī)模投產(chǎn)已經(jīng)十分接近。

三星封裝將發(fā)展更多領(lǐng)域

三星表示,TSV 技術(shù)可以大幅減少芯片之間的信號(hào)路徑,降低功耗的同時(shí)提高了傳輸?shù)乃俾省T摷夹g(shù)將會(huì)應(yīng)用于最前沿的 5G、AI、AR、HPC、移動(dòng)芯片已經(jīng) VR 領(lǐng)域,這些領(lǐng)域也都是最需要先進(jìn)封裝工藝的地方。

至于芯片發(fā)展的路線(xiàn),三星與各大芯片廠商保持一致,將會(huì)跳過(guò) 4nm 的制程工藝,直接選用 3nm 作為下一代產(chǎn)品的研發(fā)目標(biāo)。目前三星計(jì)劃和無(wú)晶圓廠的芯片設(shè)計(jì)公司繼續(xù)合作,推進(jìn) 3D 封裝工藝在下一代高性能應(yīng)用中的部署。

結(jié)尾:

無(wú)論從哪個(gè)層面來(lái)看,封裝技術(shù)在很大程度上都能夠成為推動(dòng)摩爾定律繼續(xù)向前發(fā)展的第二只輪子,這也讓整個(gè)半導(dǎo)體行業(yè)開(kāi)辟了全新的發(fā)展路徑和空間。
責(zé)任編輯:pj

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    53862

    瀏覽量

    463114
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    337

    文章

    30321

    瀏覽量

    261697
  • 3D
    3D
    +關(guān)注

    關(guān)注

    9

    文章

    3003

    瀏覽量

    114381
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    西門(mén)子Innovator3D IC異構(gòu)集成平臺(tái)解決方案

    Innovator3D IC 使用全新的半導(dǎo)體封裝 2.5D3D 技術(shù)平臺(tái)與基底,為 AS
    的頭像 發(fā)表于 01-19 15:02 ?128次閱讀
    西門(mén)子Innovator<b class='flag-5'>3D</b> IC異構(gòu)集成平臺(tái)<b class='flag-5'>解決方案</b>

    2D、2.5D3D封裝技術(shù)的區(qū)別與應(yīng)用解析

    半導(dǎo)體封裝技術(shù)的發(fā)展始終遵循著摩爾定律的延伸與超越。當(dāng)制程工藝逼近物理極限,先進(jìn)封裝技術(shù)成為延續(xù)芯片性能提升的關(guān)鍵路徑。本文將從
    的頭像 發(fā)表于 01-15 07:40 ?193次閱讀
    2<b class='flag-5'>D</b>、2.5<b class='flag-5'>D</b>與<b class='flag-5'>3D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>的區(qū)別與應(yīng)用解析

    簡(jiǎn)單認(rèn)識(shí)3D SOI集成電路技術(shù)

    半導(dǎo)體技術(shù)邁向“后摩爾時(shí)代”的進(jìn)程中,3D集成電路(3D IC)憑借垂直堆疊架構(gòu)突破平面縮放限制,成為提升性能與功能密度的核心路徑。
    的頭像 發(fā)表于 12-26 15:22 ?331次閱讀
    簡(jiǎn)單認(rèn)識(shí)<b class='flag-5'>3D</b> SOI集成電路<b class='flag-5'>技術(shù)</b>

    半導(dǎo)體“HBM和3D Stacked Memory”技術(shù)的詳解

    3D Stacked Memory是“技術(shù)方法”,而HBM是“用這種方法解決特定問(wèn)題的產(chǎn)品”。
    的頭像 發(fā)表于 11-07 19:39 ?5776次閱讀
    <b class='flag-5'>半導(dǎo)體</b>“HBM和<b class='flag-5'>3D</b> Stacked Memory”<b class='flag-5'>技術(shù)</b>的詳解

    【海翔科技】玻璃晶圓 TTV 厚度對(duì) 3D 集成封裝可靠性的影響評(píng)估

    一、引言 隨著半導(dǎo)體技術(shù)向小型化、高性能化發(fā)展,3D 集成封裝技術(shù)憑借其能有效提高芯片集成度、縮短信號(hào)傳輸距離
    的頭像 發(fā)表于 10-14 15:24 ?348次閱讀
    【海翔科技】玻璃晶圓 TTV 厚度對(duì) <b class='flag-5'>3D</b> 集成<b class='flag-5'>封裝</b>可靠性的影響評(píng)估

    Socionext推出3D芯片堆疊與5.5D封裝技術(shù)

    、3D及5.5D的先進(jìn)封裝技術(shù)組合與強(qiáng)大的SoC設(shè)計(jì)能力,Socionext將提供高性能、高品質(zhì)的解決方案,助力客戶(hù)實(shí)現(xiàn)創(chuàng)新并推動(dòng)其業(yè)務(wù)增長(zhǎng)
    的頭像 發(fā)表于 09-24 11:09 ?2456次閱讀
    Socionext推出<b class='flag-5'>3D</b>芯片堆疊與5.5<b class='flag-5'>D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    用于高性能半導(dǎo)體封裝的玻璃通孔技術(shù)

    半導(dǎo)體行業(yè)正在經(jīng)歷向更緊湊、更高效封裝解決方案的轉(zhuǎn)型。隨著移動(dòng)設(shè)備和物聯(lián)網(wǎng)(IoT)應(yīng)用對(duì)更小、更薄且具有增強(qiáng)電氣可靠性的封裝提出需求,研究
    的頭像 發(fā)表于 09-17 15:51 ?890次閱讀
    用于高性能<b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝</b>的玻璃通孔<b class='flag-5'>技術(shù)</b>

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    %。至少將GAA納米片提升幾個(gè)工藝節(jié)點(diǎn)。 2、晶背供電技術(shù) 3、EUV光刻機(jī)與其他競(jìng)爭(zhēng)技術(shù) 光刻技術(shù)是制造3nm、5nm
    發(fā)表于 09-15 14:50

    iTOF技術(shù),多樣化的3D視覺(jué)應(yīng)用

    視覺(jué)傳感器對(duì)于機(jī)器信息獲取至關(guān)重要,正在從二維(2D)發(fā)展到三維(3D),在某些方面模仿并超越人類(lèi)的視覺(jué)能力,從而推動(dòng)創(chuàng)新應(yīng)用。3D 視覺(jué)解決方案
    發(fā)表于 09-05 07:24

    AD 3D封裝庫(kù)資料

    ?AD ?PCB 3D封裝
    發(fā)表于 08-27 16:24 ?7次下載

    3D封裝的優(yōu)勢(shì)、結(jié)構(gòu)類(lèi)型與特點(diǎn)

    nm 時(shí),摩爾定律的進(jìn)一步發(fā)展遭遇瓶頸。傳統(tǒng) 2D 封裝因互連長(zhǎng)度較長(zhǎng),在速度、能耗和體積上難以滿(mǎn)足市場(chǎng)需求。在此情況下,基于轉(zhuǎn)接板技術(shù)的 2.5D
    的頭像 發(fā)表于 08-12 10:58 ?2295次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>的優(yōu)勢(shì)、結(jié)構(gòu)類(lèi)型與特點(diǎn)

    華大九天推出芯粒(Chiplet)與2.5D/3D先進(jìn)封裝版圖設(shè)計(jì)解決方案Empyrean Storm

    隨著“后摩爾時(shí)代”的到來(lái),芯粒(Chiplet)與 2.5D/3D 先進(jìn)封裝技術(shù)正成為突破晶體管微縮瓶頸的關(guān)鍵路徑。通過(guò)異構(gòu)集成將不同的芯片模塊化組合,依托2.5
    的頭像 發(fā)表于 08-07 15:42 ?4369次閱讀
    華大九天推出芯粒(Chiplet)與2.5<b class='flag-5'>D</b>/<b class='flag-5'>3D</b>先進(jìn)<b class='flag-5'>封裝</b>版圖設(shè)計(jì)<b class='flag-5'>解決方案</b>Empyrean Storm

    3D測(cè)量-PCB板(星納微科技)

    ,3D輪廓儀,一系列精密儀器設(shè)備及解決方案。公司的產(chǎn)品及方案廣泛地應(yīng)用于各個(gè)行業(yè):醫(yī)療器械、生命科學(xué)、半導(dǎo)體和集成電路、激光加工、光電、自
    的頭像 發(fā)表于 06-10 15:53 ?3032次閱讀
    <b class='flag-5'>3D</b>測(cè)量-PCB板(星納微科技)

    3D封裝與系統(tǒng)級(jí)封裝的背景體系解析介紹

    3D封裝與系統(tǒng)級(jí)封裝概述 一、引言:先進(jìn)封裝技術(shù)的演進(jìn)背景 隨著摩爾定律逐漸逼近物理極限,半導(dǎo)體
    的頭像 發(fā)表于 03-22 09:42 ?1897次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>與系統(tǒng)級(jí)<b class='flag-5'>封裝</b>的背景體系解析介紹

    芯片3D堆疊封裝:開(kāi)啟高性能封裝新時(shí)代!

    半導(dǎo)體行業(yè)的快速發(fā)展歷程中,芯片封裝技術(shù)始終扮演著至關(guān)重要的角色。隨著集成電路設(shè)計(jì)復(fù)雜度的不斷提升和終端應(yīng)用對(duì)性能、功耗、尺寸多方面要求的日益嚴(yán)苛,傳統(tǒng)的2
    的頭像 發(fā)表于 02-11 10:53 ?2972次閱讀
    芯片<b class='flag-5'>3D</b>堆疊<b class='flag-5'>封裝</b>:開(kāi)啟高性能<b class='flag-5'>封裝</b>新時(shí)代!