AC等離子顯示面板（PDP）被稱為“等離子”顯示器，因為它們使用包含帶電的離子化氣體（即等離子）的小單元。本白皮書討論了在AC PDP中使用光耦合器和光隔離柵極驅動器的問題。它還討論了交流等離子顯示面板的基本原理以及在其應用中使用的不同設計注意事項。

介紹

等離子顯示面板（PDP）本質(zhì)上是微型熒光燈管的矩陣，這些熒光燈管以復雜的方式進行控制。有兩種主要類型，DC和AC。AC PDP由于其結構更簡單，使用壽命更長而成為最常用的方法。

AC等離子顯示面板的基本原理

基本的顯示單元（如圖1所示）包括一對被電介質(zhì)包圍的維持電極Xi和Yi。尋址電極Aj位于相對的玻璃基板上并且垂直于電極Xi和Yi延伸。電池充滿氖氣和氙氣的混合物，當施加的電壓超過其擊穿電壓時，該混合物會被電離。在高壓電場下加速時，帶正電的離子和帶負電的電子發(fā)生碰撞。這種碰撞會產(chǎn)生紫外線光子，從而激發(fā)磷光體發(fā)出可見光。對于其中磷光體容易受到正電荷損壞的彩色等離子顯示面板，主要在Xi和Yi電極之間控制放電，避免電荷直接撞擊到沉積在尋址電極Aj頂部的磷光體上。

基本顯示單元

這樣的單元只有兩種狀態(tài)：ON和OFF。為了顯示256個灰度，使用ADS（地址-顯示-分隔）方法將一幀分為八個子幀，其子幀的顯示周期的比例為1：2：4：8：16：32：64：128。通過選擇適當?shù)淖訋M合，可以將顯示強度設置為256個亮度級別中的任何一個。

顯示圖像的一個子幀涉及三個階段（重置，寫入和維持）。在重置短語中，將初始化單元并清除壁電荷。在寫短語中，通過寫放電將子幀數(shù)據(jù)寫到面板中，以在所選單元格中累積壁電荷。在維持短語中，交替地向所有X和Y電極施加維持脈沖以使面板中的AC電流放電并顯示圖像。

電極驅動波形的簡化表示如圖2所示。Vreset是復位脈沖，Va表示圖像數(shù)據(jù)，-Vsc是行掃描脈沖，Vsus是顯示維持脈沖。

ADS技術的時序分配圖如圖3所示。每個子幀均由如圖所示的復位，寫入和維持階段驅動。

在NTSC系統(tǒng)中，視頻圖像以60 Hz的頻率刷新，每幀持續(xù)16.7 ms。每個幀中總共有512個維持脈沖，第一個子幀中有兩個。如果每個維持脈沖持續(xù)5 μs，則一幀顯示周期的總時間為2.6 ms。剩下的14.1 ms留給復位和寫入周期。每個子幀中的重置和寫入周期應為14.1 ms / 8 = 1.8 ms。如果復位周期需要大約50 μs，則寫入周期將花費1.75 ms，在此期間必須掃描所有行。對于涉及1920 x 1080像素的高分辨率大面板顯示器，需要在1.75毫秒內(nèi)掃描1080行。因此，行掃描脈沖的最大脈沖寬度為1.75 ms / 1080 = 1.6 μs。

基本電極驅動波形

ADS時序分配圖

對于高對比度和高亮度圖像，當僅在維持階段發(fā)光時，將獲得最佳結果，并且該階段應盡可能長。但是，復位脈沖和寫入脈沖都會引起放電，從而降低對比度。研究表明，亮度與驅動脈沖的上升和下降時間成正比。復位脈沖的緩慢斜坡減小了由這種不希望的放電產(chǎn)生的亮度，并改善了圖像對比度。加速維持脈沖的斜升并增加維持周期可增強圖像亮度。這意味著寫階段的周期應盡可能小，只要它不會引起任何寫缺陷即可。在不影響圖像質(zhì)量的情況下，已將許多方法用于高速寫入操作。

面板驅動電路

電子控制和驅動框圖如圖4所示。

由掃描控制器和驅動器控制的掃描電極Yi水平運行以順序掃描幀數(shù)據(jù)行。電極Aj垂直延伸，以在每個交叉點將列顯示數(shù)據(jù)寫入顯示單元。與Yi并聯(lián)運行的電極Xi的一端連接，并由通用的維持驅動器控制，以向整個面板施加高壓脈沖以顯示圖像數(shù)據(jù)。

PDP面板框圖

掃描驅動器IC接口的設計注意事項

掃描驅動器包括幾個能夠將高電壓從Vpwr節(jié)點或Vsub節(jié)點切換到每個輸出Yi的IC，如圖5所示。

掃描驅動程序框圖

掃描驅動器IC浮在Vsub節(jié)點上，可以在各種電勢之間切換。通常，需要使用光耦合器將數(shù)據(jù)，時鐘，選通脈沖和其他控制信號從控制邏輯電路到掃描驅動器IC進行電平轉換。選擇合適的光耦合器的主要考慮因素是速度，功耗，尺寸，共模噪聲抗擾度和扇出能力。

如果掃描脈沖寬度為1 μs，則行掃描信號的數(shù)據(jù)速率約為1 MBd，對于1 MBd數(shù)據(jù)信號，時鐘為2 MBd。由于數(shù)據(jù)信號和時鐘信號是通過隔離邊界并行傳輸?shù)?，因此通道之間的傳播延遲差應保持較低，以便在時鐘信號可以安全地鎖存數(shù)據(jù)之前為數(shù)據(jù)建立足夠的裕量。Avago Technologies HCPL-0738雙通道和HCPL-0708單通道15 MBd光耦合器，以及HCPL-0630或HCPL-0631 10 MBd雙通道光耦合器，都具有最大的傳播延遲偏差，可確保通道之間的差異為小于40 ns。對于Avago HCPL-0600或HCPL-0601單通道光耦合器，傳播延遲偏斜通常更高。HCPL-0630 / 0631具有集電極開路輸出，

等離子面板的圖像顯示涉及高頻，大電流的充電和放電，這意味著通過電源開關會消耗大量的功率。作為用于電源電子設備的隔離和電平轉換設備，光耦合器必須放置在靠近電源驅動器IC的位置。這意味著光耦合器的環(huán)境溫度通常較高，約為+70°C至+85°C。理想情況下，光耦合器應消耗盡可能少的功率，以將LED和光電檢測器的結溫保持在一個會導致性能或壽命降低的值以下。光耦合器的總功耗可通過以下公式計算：
PT = PLED + PDetector = PLED + PStatic + PSwitching
= IF（平均值）?VF + Vcc?Icc + CLoad?Vcc 2?f

總功耗是穩(wěn)態(tài)電源電流，LED驅動電流，開關頻率和負載電容的函數(shù)。在典型的PDP掃描驅動應用中，負載是被驅動的所有柵極的電容。在1 MHz時，開關功率通常小于10 mW。在開啟時間為50％的情況下，LED平均電流約為5 mA。因此，LED的功耗約為7.5 mW，VF約為1.5V。主要的熱源是檢測器的穩(wěn)態(tài)功耗。HCPL-0738的電源電流最大為16 mA，因此總的檢測器功耗不到80 mW。對于HCPL-0630 / 0631，電源電流小于11 mA，因此功耗小于55 mW。對高分辨率和大尺寸面板顯示器的需求要求在有限的PCB板空間中封裝更多數(shù)量的驅動器IC，這意味著PDP驅動器中組件的尺寸變得越來越關鍵。與兩個單通道設備相比，Avago Technologies雙通道SO-8光耦合器節(jié)省至少40％的空間。

編輯：hfy