chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

SPI編程時,如何理解時鐘相位和時鐘極性

Q4MP_gh_c472c21 ? 來源:嵌入式ARM ? 作者:劉小舒 ? 2020-11-12 18:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

SPI是單片機外設電路中常用的一種通訊方式,適用于近距離通信,通常用于芯片間的通訊,有四根線。在SPI通訊中總線時鐘和總線相位也兩個比較重要的概念,一般在使用SPI通信時都使用默認設置,所以容易把這兩個參數(shù)忽略。和大家分享一下SPI通訊、時鐘極性以及時鐘相位的基礎知識。 什么是SPI通訊總線 SPI總線的英文全稱為S“Serial Periphral Interface”,意思是串行外設接口,由于通訊距離比較短,適用于芯片級別的短距離通訊。SPI的通訊分為主機和從機,屬于高速全雙工的總線通訊方式,SPI有四根線,分別為:

MISO:主設備輸入與從設備輸出線;

MOSI:主設備輸出與從設備輸入線;

SCK:串行同步時鐘信號線;

SS:從機片選信號線,也用CS來表示。

SPI總線的主機和從機的系統(tǒng)連接圖如下圖所示。

SPI總線時鐘的極性含義解釋 SPI的時鐘極性用CPOL來表示。SPI總線通訊的時基基準是時鐘信號線SCK,SCK既有高電平,又有低電平,SPI的時鐘極性用來表示時鐘信號在空閑時是高電平還是低電平。情況說明如下:

當CPOL=0:SCK信號線在空閑時為低電平;

當CPOL=1:SCK信號線在空閑時為高電平;

SPI總線時鐘的相位含義解釋

時鐘的相位用CPHA來表示,用來決定何時進行信號采樣,在第一個跳變沿還是第二個跳變沿,至于是上升沿還是下降沿則由CPOL相位極性來表示。下面分兩種情況來介紹。如下圖所示。

上圖表示CPHA=1時的情形,即在SCK時鐘的第二個邊沿進行數(shù)據(jù)的采樣,至于是上升沿采樣還是下降沿采樣取決于時鐘極性CPOL的值。如果CPHA=1,CPOL=1,則在SCK時鐘的第二個邊沿為上升沿時進行數(shù)據(jù)采樣。如果CPHA=1,CPOL=0,則在SCK時鐘的第二個邊沿為下降沿時進行數(shù)據(jù)采樣。 CPHA=0時的情形如下圖所示。

上圖表示CPHA=0時的情形,即在SCK時鐘的第一個邊沿進行數(shù)據(jù)的采樣,至于是上升沿采樣還是下降沿采樣取決于時鐘極性CPOL的值。如果CPHA=0,CPOL=1,則在SCK時鐘的第一個邊沿為下降沿時進行數(shù)據(jù)采樣。如果CPHA=0,CPOL=0,則在SCK時鐘的第一個邊沿為上升沿時進行數(shù)據(jù)采樣。 總結一下,SPI的時鐘極性決定了SCK在空閑時是低電平還是高電平;而相位極性則決定了在第一個邊沿還是第二個邊沿進行數(shù)據(jù)采樣。SPI的時鐘極性CPOL和相位極性CPHA是相互影響相互決定的,以上概念可能很繞口難以理解,但是對SPI進行一次編程之后,所有的內(nèi)容都好理解了。

責任編輯:xj

原文標題:SPI編程時,時鐘相位(CPHA)和時鐘極性(CPOL)怎么理解?

文章出處:【微信公眾號:嵌入式ARM】歡迎添加關注!文章轉載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1946

    瀏覽量

    134127
  • SPI
    SPI
    +關注

    關注

    17

    文章

    1835

    瀏覽量

    98664
  • 編程
    +關注

    關注

    89

    文章

    3704

    瀏覽量

    96264

原文標題:SPI編程時,時鐘相位(CPHA)和時鐘極性(CPOL)怎么理解?

文章出處:【微信號:gh_c472c2199c88,微信公眾號:嵌入式微處理器】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    ?CDCE72010 高性能時鐘同步器、抖動清除器和時鐘分配器總結

    該CDCE72010是一款高性能、低相位噪聲和低偏斜時鐘同步器,可將VCXO(壓控晶體振蕩器)或VCO(壓控振蕩器)頻率同步到兩個參考時鐘之一。時鐘路徑是完全可
    的頭像 發(fā)表于 09-18 11:37 ?466次閱讀
    ?CDCE72010 高性能<b class='flag-5'>時鐘</b>同步器、抖動清除器和<b class='flag-5'>時鐘</b>分配器總結

    ?CDC3RL02 低相位噪聲雙通道時鐘扇出緩沖器總結

    該CDC3RL02是一款雙通道時鐘扇出緩沖器,設計用于需要時鐘緩沖的便攜式終端設備,例如移動電話,這些設備具有最小的附加相位噪聲和扇出功能。該器件將單個時鐘源(例如溫度補償晶體振蕩器
    的頭像 發(fā)表于 09-17 09:57 ?473次閱讀
    ?CDC3RL02 低<b class='flag-5'>相位</b>噪聲雙通道<b class='flag-5'>時鐘</b>扇出緩沖器總結

    嵌入式接口通識知識之SPI接口

    。3.2 工作模式SPI通常有四種工作模式(0、1、2、3),主要區(qū)別在于時鐘極性(CPOL)和時鐘相位(CPHA)的不同設置,決定了時鐘
    發(fā)表于 08-14 14:45

    當波特率設置為高時,SPI 時鐘延長,數(shù)據(jù)丟失問題怎么解決?

    我在TRAVEO? II (CYT4BF) MCU 上遇到了 SPI 通信問題。 設置詳細信息: SPI模式:主控 時鐘頻率:5 MHz 時鐘極性
    發(fā)表于 07-28 06:59

    TI的ADS129x器件SPI 時鐘極性CPOL和時鐘相位 CPHA的正確設置模式

    TI的ADS129x器件SPI 時鐘極性CPOL和時鐘相位 CPHA的正確設置模式
    的頭像 發(fā)表于 06-18 16:36 ?757次閱讀
    TI的ADS129x器件<b class='flag-5'>SPI</b> <b class='flag-5'>時鐘</b><b class='flag-5'>極性</b>CPOL和<b class='flag-5'>時鐘相位</b> CPHA的正確設置模式

    第十七章 SPI

    本篇文章介紹了W55MH32的SPI接口,可工作于SPI或I2S模式,支持半 / 全雙工、主從操作,具可編程時鐘極性/
    的頭像 發(fā)表于 05-28 17:29 ?782次閱讀
    第十七章 <b class='flag-5'>SPI</b>

    FPGA時序約束之設置時鐘

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時鐘
    的頭像 發(fā)表于 04-23 09:50 ?820次閱讀
    FPGA時序約束之設置<b class='flag-5'>時鐘</b>組

    AD9547雙路/四路輸入網(wǎng)絡時鐘發(fā)生器/同步器技術手冊

    AD9547針對許多系統(tǒng)提供同步功能,包括同步光纖網(wǎng)絡(SONET/SDH)。該器件產(chǎn)生的輸出時鐘可以與兩路差分或四路單端外部輸入?yún)⒖?b class='flag-5'>時鐘之一同步。數(shù)字鎖相環(huán)(PLL)可以降低與外部參考時鐘相
    的頭像 發(fā)表于 04-11 09:37 ?539次閱讀
    AD9547雙路/四路輸入網(wǎng)絡<b class='flag-5'>時鐘</b>發(fā)生器/同步器技術手冊

    AD9559雙路PLL四通道輸入多服務線路卡自適應時鐘轉換器技術手冊

    降低與外部參考時鐘相關的輸入時間抖動或相位噪聲。借助數(shù)字控制環(huán)路和保持電路,即使所有參考輸入都失效,AD9559也能持續(xù)產(chǎn)生低抖動輸出時鐘。
    的頭像 發(fā)表于 04-10 14:35 ?640次閱讀
    AD9559雙路PLL四通道輸入多服務線路卡自適應<b class='flag-5'>時鐘</b>轉換器技術手冊

    AD9554四路PLL、四通道輸入、八通道輸出多服務線路卡自適應時鐘轉換器技術手冊

    (DPLL)可以降低與外部參考時鐘相關的輸入時間抖動或相位噪聲。 借助數(shù)字控制環(huán)路和保持電路,即使所有參考輸入都失效,AD9554也能持續(xù)產(chǎn)生低抖動輸出時鐘。
    的頭像 發(fā)表于 04-10 11:51 ?638次閱讀
    AD9554四路PLL、四通道輸入、八通道輸出多服務線路卡自適應<b class='flag-5'>時鐘</b>轉換器技術手冊

    ADS1298的時鐘相位極性是什么?

    ADS1298的時鐘相位極性是什么,如果用STM32,它的時鐘相位極性應該如何配置?
    發(fā)表于 02-08 08:22

    1.5GHz低相位噪聲時鐘評估板

    電子發(fā)燒友網(wǎng)站提供《1.5GHz低相位噪聲時鐘評估板.pdf》資料免費下載
    發(fā)表于 12-19 14:46 ?0次下載
    1.5GHz低<b class='flag-5'>相位</b>噪聲<b class='flag-5'>時鐘</b>評估板

    通信協(xié)議之SPI總線硬件篇

    SPI:Serial Peripheral Interface,串行外圍設備接口。 是由摩托羅拉在20世紀80年代中期開發(fā)的同步串行總線接口規(guī)范(帶有時鐘信號,通過時鐘極性
    的頭像 發(fā)表于 11-25 17:56 ?2800次閱讀
    通信協(xié)議之<b class='flag-5'>SPI</b>總線硬件篇

    請問LMK05318BEVM如何實現(xiàn)輸入和輸出時鐘相位同步?

    我們使用開發(fā)板,想實現(xiàn)輸入時鐘和輸出時鐘相位同步的功能,輸入和輸出時鐘都是LVCMOS電平,一路輸入時鐘12.288M,一路輸出時鐘49.
    發(fā)表于 11-11 08:25

    時鐘產(chǎn)品參數(shù)解讀

    引言:時鐘是現(xiàn)代通信和數(shù)字系統(tǒng)中的核心組成部分,對于數(shù)據(jù)傳輸和系統(tǒng)同步至關重要。為了評估時鐘的性能和穩(wěn)定性,人們通常關注一些主要參數(shù)指標。本文將介紹時鐘的主要參數(shù)指標,包括穩(wěn)定度、頻率精度和
    的頭像 發(fā)表于 10-21 15:51 ?2003次閱讀
    <b class='flag-5'>時鐘</b>產(chǎn)品參數(shù)解讀