chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

晶體管級偽裝技術誕生,芯片反向工程遇克星

璟琰乀 ? 來源:hel pnetsecurity ? 作者:hel pnetsecurity ? 2020-12-18 17:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

普渡大學的工程師展示了一種通過用稱為黑磷(black phosphorus)的片狀材料制成晶體管來掩飾晶體管的方法。這種內置的安全措施將防止黑客獲得有關電路的相關信息以對其進行反向工程。

反向工程芯片是一種常見的做法-對于黑客和調查知識產權侵權的公司而言都是如此。研究人員還正在開發(fā)X射線成像技術,該技術實際上不需要觸摸芯片即可對其進行反向工程。

普渡大學研究人員展示的方法將在更基本的層面上提高安全性。芯片制造商如何選擇使該晶體管設計與其工藝兼容,將決定這種安全級別的可用性。

如何欺騙黑客?

芯片使用數(shù)百萬個晶體管進行計算。當施加電壓時,兩種不同類型的晶體管(N型和P型)執(zhí)行計算。復制芯片將從識別這些晶體管開始。

“這兩種晶體管類型是關鍵,因為它們在電路中做不同的事情。它們是所有芯片上發(fā)生的一切事情的核心?!逼斩纱髮W的Barry M.和Patricia L. Epstein電氣與計算機工程教授Joerg Appenzeller說。

“但是,由于它們截然不同,因此正確的工具可以清楚地識別它們-允許反向研究,找出每個電路組件的功能,然后復制芯片。”

如果這兩種晶體管類型在檢查時看起來完全相同,則黑客將無法通過對電路進行反向工程來復制芯片。

Appenzeller的團隊在他們的研究中表明,通過用黑磷等材料制造晶體管來偽裝晶體管使得無法知道晶體管的具體信息。當電壓觸發(fā)晶體管的類型時,對黑客來說,它們看起來完全一樣。

在晶體管中構建安全密鑰

雖然偽裝已經是芯片制造商使用的一種安全措施,但通常是在電路級完成的,并且不會試圖掩蓋單個晶體管的功能-使得芯片可能容易受到使用正確工具進行反向工程的攻擊。

Appenzeller團隊演示的偽裝方法是在晶體管中構建安全密鑰。

“我們的方法將使N和P型晶體管在基本水平上看起來相同。你不能真正區(qū)分它們”,吳鵬說,他是一名電氣和計算機工程專業(yè)博士生,他在普渡大學發(fā)現(xiàn)園的伯克納米技術中心用黑磷基晶體管制造并測試了原型芯片。

芯片生產后,甚至芯片制造商都無法提取此密鑰。

Appenzeller說:“您可以竊取芯片,但沒有鑰匙。”

當前的偽裝技術總是需要更多的晶體管,以隱藏電路中發(fā)生的事情。研究人員說,但是使用像黑磷這樣的材料隱藏起來的晶體管類型(一種像原子一樣薄的材料)需要更少的晶體管,占用更少的空間和功率,而且可以更好地掩蓋偽裝。

掩蓋晶體管類型以保護芯片知識產權的想法最初是由圣母大學教授Sharon Hu和她的合作者提出的一種理論。

是什么讓N和P型晶體管脫穎而出?

通常,讓N型和P型晶體管消失的原因是它們如何承載電流。N型晶體管通過傳輸電子來承載電流,而P型晶體管使用不存在電子的空穴(稱為空穴)。

Appenzeller的團隊意識到,黑磷是如此之細,以至于它可以在相似的電流水平下實現(xiàn)電子和空穴的傳輸,這使得兩種類型的晶體管在本質上看起來都與Hu的提議相同。

然后,Appenzeller的團隊通過實驗證明了黑磷基晶體管的偽裝能力。這些晶體管還因其較小的電子傳輸死區(qū)(稱為小“帶隙”)而在室溫下以計算機芯片的低電壓工作。

但是,盡管黑磷具有很多優(yōu)勢,但芯片制造業(yè)更可能會使用其他材料來實現(xiàn)這種偽裝效果。

業(yè)界開始考慮使用超薄的2D材料,因為它們將允許更多的晶體管安裝在芯片上,從而使其功能更強大。黑磷的揮發(fā)性太強,無法與當前的處理技術兼容,通過實驗證明2D材料的工作方式是朝著確定如何實施此安全措施邁出的一步?!?Appenzeller說。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    462

    文章

    53557

    瀏覽量

    459310
  • 晶體管
    +關注

    關注

    78

    文章

    10272

    瀏覽量

    146335
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    晶體管入門:BJT 與 MOSFET 的控制差異#晶體管 #BJT #MOSFET? #場效應 #電子放大

    晶體管
    安泰小課堂
    發(fā)布于 :2025年12月05日 17:20:57

    MUN5136數(shù)字晶體管技術解析與應用指南

    onsemi MUN5136數(shù)字晶體管旨在取代單個器件及其外部電阻偏置網絡。這些數(shù)字晶體管包含一個晶體管和一個單片偏置網絡,單片偏置網絡由兩個電阻器組成,一個是串聯(lián)基極電阻器,另一個是基極-發(fā)射極
    的頭像 發(fā)表于 11-24 16:27 ?471次閱讀
    MUN5136數(shù)字<b class='flag-5'>晶體管</b><b class='flag-5'>技術</b>解析與應用指南

    電壓選擇晶體管應用電路第二期

    電壓選擇晶體管應用電路第二期 以前發(fā)表過關于電壓選擇晶體管的結構和原理的文章,這一期我將介紹一下電壓選擇晶體管的用法。如圖所示: 當輸入電壓Vin等于電壓選擇晶體管QS的柵極控制電壓時
    發(fā)表于 11-17 07:42

    0.45-6.0 GHz 低噪聲晶體管 skyworksinc

    GHz 低噪聲晶體管真值表,0.45-6.0 GHz 低噪聲晶體管管腳等資料,希望可以幫助到廣大的電子工程師們。
    發(fā)表于 09-18 18:33
    0.45-6.0 GHz 低噪聲<b class='flag-5'>晶體管</b> skyworksinc

    多值電場型電壓選擇晶體管結構

    ,因為該晶體管在外加電場下始終處于導通狀態(tài),當通入的電壓小于外加電場時,通過該PN結正向電壓與反向電壓疊加,因為正向電壓大于反向電壓,晶體管導通。第二個PN結在外加電場下反偏,增大了內
    發(fā)表于 09-15 15:31

    ?晶體管參數(shù)測試分類、測試方法、關鍵技術發(fā)展和測試設備

    晶體管參數(shù)測試技術 ? ? 一、測試參數(shù)體系 ? 晶體管參數(shù)測試主要涵蓋三大類指標: ? 靜態(tài)參數(shù) ? 直流放大系數(shù)(hFE):反映晶體管電流放大能力,可通過專用測試儀或萬用表hFE檔
    的頭像 發(fā)表于 07-29 13:54 ?510次閱讀
    ?<b class='flag-5'>晶體管</b>參數(shù)測試分類、測試方法、關鍵<b class='flag-5'>技術</b>發(fā)展和測試設備

    晶體管架構的演變過程

    芯片制程從微米進入2納米時代,晶體管架構經歷了從 Planar FET 到 MBCFET的四次關鍵演變。這不僅僅是形狀的變化,更是一次次對物理極限的挑戰(zhàn)。從平面晶體管到MBCFET,
    的頭像 發(fā)表于 07-08 16:28 ?1893次閱讀
    <b class='flag-5'>晶體管</b>架構的演變過程

    下一代高速芯片晶體管解制造問題解決了!

    晶體管通?;诩{米片堆疊技術,納米片作為晶體管的溝道部分,其厚度和寬度可以精確控制,以實現(xiàn)更好的靜電控制和更高的驅動電流。叉片晶體管可以實現(xiàn)垂直堆疊,即多個
    發(fā)表于 06-20 10:40

    薄膜晶體管技術架構與主流工藝路線

    導語薄膜晶體管(TFT)作為平板顯示技術的核心驅動元件,通過材料創(chuàng)新與工藝優(yōu)化,實現(xiàn)了從傳統(tǒng)非晶硅向氧化物半導體、柔性電子的技術跨越。本文將聚焦于薄膜晶體管制造
    的頭像 發(fā)表于 05-27 09:51 ?2328次閱讀
    薄膜<b class='flag-5'>晶體管</b><b class='flag-5'>技術</b>架構與主流工藝路線

    無結場效應晶體管詳解

    當代所有的集成電路芯片都是由PN結或肖特基勢壘結所構成:雙極結型晶體管(BJT)包含兩個背靠背的PN 結,MOSFET也是如此。結型場效應晶體管(JFET) 垂直于溝道方向有一個 PN結,隧道穿透
    的頭像 發(fā)表于 05-16 17:32 ?996次閱讀
    無結場效應<b class='flag-5'>晶體管</b>詳解

    多值電場型電壓選擇晶體管結構

    晶體管在外加電場下始終處于導通狀態(tài),當通入的電壓小于外加電場時,通過該PN結正向電壓與反向電壓疊加,因為正向電壓大于反向電壓,晶體管導通。第二個PN結在外加電場下反偏,增大了內建電場
    發(fā)表于 04-15 10:24

    晶體管電路設計(下)

    晶體管,F(xiàn)ET和IC,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設計,源極跟隨器電路設計,F(xiàn)ET低頻功率放大器的設計與制作,柵極接地放大電路的設計,電流反饋型OP放大器的設計與制作,進晶體管
    發(fā)表于 04-14 17:24

    晶體管電路設計(下) [日 鈴木雅臣]

    本書主要介紹了晶體管,F(xiàn)ET和Ic,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設計,源極跟隨電路的設計,F(xiàn)ET低頻功率放大器的設計和制作,柵極接地放大電路的設計,電流反饋行型op放大器的設計與制作
    發(fā)表于 03-07 13:55

    晶體管電路設計與制作

    這本書介紹了晶體管的基本特性,單電路的設計與制作, 雙管電路的設計與制作,3~5電路的設計與制作,6以上電路的設計與制作。書中具體內容有:直流工作解析,交流工作解析,接地形式,單
    發(fā)表于 02-26 19:55

    IBM與Rapidus在多閾值電壓GAA晶體管技術的新突破

    IBM 與日本芯片制造商 Rapidus 在 2024 IEEE IEDM 國際電子器件會議上,對外展示了雙方攜手合作所研發(fā)的多閾值電壓 GAA 晶體管技術成果。該技術上的重大突破預計
    的頭像 發(fā)表于 12-12 15:01 ?1000次閱讀