概述ME32x系列是內嵌ARM Cortex M0/M3核的32位微控制器。該系列控制器由敏矽微電子有限公司自主開發(fā)，并具有自主知識產權。微控制器包括有通用MCU和專用SOC系列，具有非常高的性價比，是MCU產品升級換代和國外產品替代的最佳選擇。通用功能有高精度ADC，CAN接口，I2S音頻接口，UART串口，SPI接口，I2C總線接口，看門狗定時器（WDT），通用計數器/定時器。特殊接口包括人機界面控制器（LCD驅動，電容觸摸按鍵）和馬達控制功能模塊。IO端口所有ME32x系列產品都采用的一個多功能數?；旌螴O端口。每個IO端口都有一個獨立的寄存器來配置IO端口功能。I/O 配置寄存器控制管腳的功能及電氣特性。

可配置下列功能：

管腳功能，針對管腳復用

管腳模式：內部上拉電阻使能/禁止

施密特整形

輸入信號邏輯取反

管腳驅動

ADC管腳的模擬輸入或數字模式切換

IO管腳抗干擾數字濾波

輸入高阻控制

IOCON寄存器描述

下表列出該寄存器所有位控制分配。表格 4?3： IOCON寄存器位名稱值描述初始值

2:0FUNC

功能選擇000

000選擇功能 0 （初始值）。

001選擇功能 1.

010選擇功能 2.

011選擇功能 3.

100選擇功能 4.

101選擇功能 5.

110選擇功能 6.

111保留。

3PDE

選擇管腳模式 （下拉電阻控制）.0

0無下拉電阻

1使能下拉電阻

4PUE

選擇管腳模式 （上拉電阻控制）.1

0無上拉電阻

1使能上拉電阻

5CSE

施密特觸發(fā)控制.1

0使能

1禁止

6INV

輸入取反0

0無輸入取反

1輸入取反

7SRM

IO電壓轉換速率模式1

0快速模式

1慢速模式

8ADM

模擬/數字功能選擇0

0選擇數字功能

1選擇模擬功能

9DRV

驅動電流1

0選擇高電流模式

1選擇低電流模式

10OD

開漏模式0

0禁止

1已使能開漏模式。

注：這不是真正的開漏模式。輸入不能上拉至超過VDD

11S_MODE

采樣模式0

0繞過輸入濾波器

1采樣1 個濾波器時鐘周期。不足1個濾波器時鐘的輸入脈沖將被抑制。

12INE

數字輸入使能0

0允許

1禁止

31:13--保留0

1. 設置

IOCON 寄存器中的FUNC 位可設為GPIO （FUNC = 000） 或外設功能。如果將管腳配置為GPIO 管腳，則DIR 寄存器決定管腳是配置為輸入還是輸出。對于任何外設功能，會根據管腳的功能自動控制管腳方向。GPIO的DIR 寄存器對外設功能無效。在任何情況下，GPIO的PIN狀態(tài)寄存器都可以觀察到當前管腳的電氣邏輯：高電平或者低電平。該電平甚至可以產生IO中斷。IO管腳功能配置可以簡單實用庫IOCONFIG.h文件的宏定義，例如：

PA_0_INIT（PA_0_ADC0）; //配置為ADC通道0PA_0_INIT（PA_0_SPI_MOSI）; //配置為SPI的MOSI（master out slave in）

2. 管腳施密特整形

IOCON 寄存器的CSE 位允許為每個管腳信配有施密特觸發(fā)器。默認情況下，施密特觸發(fā)器沒有打開。

施密特觸發(fā)器的應用有：1. 波形變換可將三角波、正弦波等變成矩形波。2. 脈沖波的整形數字系統(tǒng)中，矩形脈沖在傳輸中經常發(fā)生波形畸變，出現上升沿和下降沿不理想的情況，可用施密特觸發(fā)器整形后，獲得較理想的矩形脈沖。3. 脈沖鑒幅幅度不同、不規(guī)則的脈沖信號時加到施密特觸發(fā)器的輸入端時，能選擇幅度大于欲設值的脈沖信號進行輸出。在下列情況下，施密特觸發(fā)器一定要打開：

輸入方波沿斜率過大

程序內部使用管腳沿觸發(fā)中斷，捕獲功能

管腳作為I2C/SPI/UART信號輸入

3. 管腳上下拉配置

IOCON 寄存器的MODE 位允許為每個管腳使能或禁止片內上拉電阻。默認情況下，所有管腳的上拉電阻都被使能。

切記：該上下拉是一個弱上下拉，阻值在20K~50K之間。在輸入懸空時（如按鍵到地情況），如果輸入線較長，有可能會受到外部信號干擾，導致輸入擾動。解決辦法很簡單，給管腳接一個4.7K電阻的強上下拉并一個0.1u電容到地即可。

4. 管腳驅動

對于每個正常驅動管腳，可以選擇兩種電流的輸出驅動，即低電流模式和高電流模式。

5. 開漏模式

所有數字I/O 管腳都可為開漏模式。該模式不是真正的開漏模式。輸入不能上拉至超過VDD。

6. 可編程抗干擾濾波器

所有GPIO 管腳都配有可編程數字抗干擾濾波器。濾波器在一個可選擇的時間段內抑制輸入脈沖，這個時間段可短于一個濾波器時鐘周期。濾波器時鐘是使用IOCONFIGCLKDIV寄存器從主時鐘推導得出。也可以完全繞過濾波器。滿足以下條件時， tpulse期間內任意極性的輸入脈沖將被抑制：tpulse《 tPCLKn

數字模擬選擇

當選擇模擬輸入時，管腳上下拉一定要關掉。

數字輸入高阻態(tài)

在數字模式下，INE位可以切掉數字輸入，從而I/O 管腳處于高阻狀態(tài)。

Revision HistoryRevisionDescriptionDate

1.0Initial Release.Dec. 2018

責任編輯：lq6