chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA、Verilog HDL與VHDL的優(yōu)缺點(diǎn)

潤和軟件 ? 來源:tkgg324 ? 作者:jf_1689824307.4557 ? 2021-08-20 10:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Verilog HDL

優(yōu)點(diǎn):類似C語言,上手容易,靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。

缺點(diǎn):很多錯誤在編譯的時候不能被發(fā)現(xiàn)。

VHDL

優(yōu)點(diǎn):語法嚴(yán)謹(jǐn),層次結(jié)構(gòu)清晰。

缺點(diǎn):熟悉時間長,不夠靈活。

FPGA優(yōu)點(diǎn):

設(shè)計(jì)周期短,靈活。

適合用于小批量系統(tǒng),提高系統(tǒng)的可靠性和集成度。

FPGA前景:

1 擁有DSP

2 集成大量硬核、軟核。可以應(yīng)用于多種場合。

3 片上系統(tǒng)

設(shè)計(jì)難點(diǎn):

1 不同時鐘域轉(zhuǎn)換

2 高速電路設(shè)計(jì)信號完整性

3 降低功耗

隨著現(xiàn)代芯片工藝的改進(jìn),F(xiàn)PGA的等效系統(tǒng)門達(dá)到到幾百萬門,而且工作頻率也隨之提高。FPGA也就大量的在電子產(chǎn)品中出現(xiàn)。在通信行業(yè),傳輸網(wǎng),醫(yī)療儀器,各種電子儀器,安防監(jiān)控,電力系統(tǒng),汽車電子,消費(fèi)類電子中都大面積的使用。

隨產(chǎn)品研發(fā)周期的逐步縮短,定制型產(chǎn)品的開發(fā)使FPGA在后面的應(yīng)用面越來越廣。例如在2G通信,3G通信,以后的4G通信,wimax等等通信類的設(shè)備中它與DSP,MPU一起大量出現(xiàn)在其中。尤其是通信的數(shù)字化,軟件無線電等概念涌現(xiàn)到電子行業(yè)的各個領(lǐng)域,芯片設(shè)計(jì)的工藝的改進(jìn),45nm工藝的出現(xiàn),使得FPGA成為必不可少的流行的實(shí)惠的器件。

FPGA 最大的特點(diǎn)就是靈活,實(shí)現(xiàn)你想實(shí)現(xiàn)的任何數(shù)字電路,可以定制各種電路。減少受制于專用芯片的束縛。真正為自己的產(chǎn)品量身定做。在設(shè)計(jì)的過程中可以靈活的更改設(shè)計(jì)。而且它強(qiáng)大的邏輯資源和寄存器資源可以讓你輕松的去發(fā)揮設(shè)計(jì)理念,其并行執(zhí)行,硬件實(shí)現(xiàn)的方式可以應(yīng)對設(shè)計(jì)中大量的高速電子線路設(shè)計(jì)需求。

FPGA比DSP擁有更快的速度,可以實(shí)現(xiàn)非常復(fù)雜的高速邏輯,F(xiàn)PGA比ASIC(專用芯片)有更短的設(shè)計(jì)周期和靈活性,免去昂貴的開版費(fèi)用,而且可以隨時裁減,增加你想要的功能達(dá)到規(guī)避設(shè)計(jì)風(fēng)險,回避芯片廠商的限制。另外知識產(chǎn)權(quán)的概念不斷涌現(xiàn),仿制別人抄襲,F(xiàn)PGA完全讓設(shè)計(jì)的智慧得以保護(hù)。

讓公司的利益在較長時間內(nèi)得到保證。隨FPGA芯片供應(yīng)商的重視和第三方公司的重視,現(xiàn)在有非?,F(xiàn)成的IP核被提供,進(jìn)一步縮短設(shè)計(jì)周期縮短,減小開發(fā)成本。現(xiàn)在很多免費(fèi)的軟IP核和硬 IP核的出現(xiàn)更是壓縮了成本。

在目前的電子行業(yè)中真正懂得FPGA設(shè)計(jì)的工程師是非常緊缺的,很多公司要找到合適的FPGA工程師還是要費(fèi)一番周折。那么FPGA設(shè)計(jì)的難點(diǎn)在什么地方呢?FPGA設(shè)計(jì)的第一條就是要設(shè)計(jì)者做到:你雖然寫的是軟件,但是你是地地道道的硬件工程師!很多工程師都在用軟件的思想在做,忽略了硬件本身。

所以第一難點(diǎn)就是缺乏硬件思想的軟件設(shè)計(jì)者。

第二難點(diǎn)就是對時序電路概念不清晰,很多時候都知道程序運(yùn)行中的實(shí)際時序問題。

第三個難點(diǎn)就是對多時鐘域的處理。

第四個難點(diǎn)就是不清楚自己所應(yīng)用的FPGA芯片的內(nèi)部結(jié)構(gòu)。

第五個難點(diǎn)對開發(fā)軟件沒有真正吃透,只是簡單的應(yīng)用,常常忽略了其中很中的一些屬性設(shè)置和各個設(shè)計(jì)階段的報(bào)告。

第六個難點(diǎn)缺乏對FPGA周邊硬件和所在系統(tǒng)的認(rèn)識,使設(shè)計(jì)很被動。

第七個難點(diǎn)程序設(shè)計(jì)沒有問題,仿真也沒有問題,綜合也沒有問題,但是最后不一定布線通過,布線通過時序不合格,即使合格在不同環(huán)境下出現(xiàn)不穩(wěn)定狀態(tài)。

在當(dāng)前的FPGA器件提供商中XILINX和ALTEAR這兩家公司是份額最大的供應(yīng)商,估計(jì)占90%以上。這兩家都有強(qiáng)大的技術(shù)支持,芯片的穩(wěn)定性和產(chǎn)品系列都特別的多。涵蓋了高中低幾個設(shè)計(jì)層次。

如果要追求高可靠比如軍工,航天,強(qiáng)電磁干擾等條件下的設(shè)計(jì)可以考慮ACTEL公司的 FPGA,不過價格很貴。如果想一味的追求成本可以考慮LATTIC公司的FPGA,就是穩(wěn)定性和相同條件下的布線成功率較差。

在開發(fā)語言方面 VHDL和VORILOG是現(xiàn)在最流行的,其他還有ABEL,SYSTEM C這樣的語言,不過用的較少。VHDL就是語法嚴(yán)格,顯呆板,但是一旦語法檢查通過,程序上出錯的機(jī)會就比較小。VORILOG很靈活,類似C,比較容易上手,語法檢查通過,程序也不一定正確。其實(shí)語言不重要,重要的是設(shè)計(jì)思想。只有這個兩個語言中任意掌握一種就可以進(jìn)行設(shè)計(jì)了。、

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    561

    文章

    8243

    瀏覽量

    366536
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22406

    瀏覽量

    636058
  • C語言
    +關(guān)注

    關(guān)注

    183

    文章

    7643

    瀏覽量

    145539
  • Verilog HDL
    +關(guān)注

    關(guān)注

    17

    文章

    126

    瀏覽量

    51434

原文標(biāo)題:FPGA優(yōu)缺點(diǎn)、Verilog HDL與VHDL的優(yōu)缺點(diǎn)

文章出處:【微信號:hoperun300339,微信公眾號:潤和軟件】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用Vivado ILA進(jìn)行復(fù)雜時序分析的完整流程

    HDL 代碼中標(biāo)記待觀測信號,添加 (* mark_debug = "true" *) 屬性(Verilog)或 keep 屬性(VHDL
    的頭像 發(fā)表于 02-04 11:28 ?264次閱讀

    基于FPGA VHDL的FSK調(diào)制與解調(diào)設(shè)計(jì)

    VHDL誕生于1982年。在1987年底,VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。
    的頭像 發(fā)表于 01-27 10:58 ?321次閱讀
    基于<b class='flag-5'>FPGA</b> <b class='flag-5'>VHDL</b>的FSK調(diào)制與解調(diào)設(shè)計(jì)

    FPGA 入門必看:VerilogVHDL 編程基礎(chǔ)解析!

    很多開發(fā)者第一次接觸FPGA,都會有同樣的疑問:FPGA是硬件,不是軟件,怎么寫程序?答案就是用硬件描述語言(HDL),最常用的就是Verilog
    的頭像 發(fā)表于 01-19 09:05 ?440次閱讀
    <b class='flag-5'>FPGA</b> 入門必看:<b class='flag-5'>Verilog</b> 與 <b class='flag-5'>VHDL</b> 編程基礎(chǔ)解析!

    【產(chǎn)品介紹】Modelsim:HDL語言仿真軟件

    概述ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDLVerilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核
    的頭像 發(fā)表于 11-13 11:41 ?493次閱讀
    【產(chǎn)品介紹】Modelsim:<b class='flag-5'>HDL</b>語言仿真軟件

    如何利用Verilog HDLFPGA上實(shí)現(xiàn)SRAM的讀寫測試

    本篇將詳細(xì)介紹如何利用Verilog HDLFPGA上實(shí)現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點(diǎn)。在FPGA中實(shí)現(xiàn)SRAM讀寫測試,包括設(shè)計(jì)SRA
    的頭像 發(fā)表于 10-22 17:21 ?4336次閱讀
    如何利用<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>在<b class='flag-5'>FPGA</b>上實(shí)現(xiàn)SRAM的讀寫測試

    使用Simulink自動生成浮點(diǎn)運(yùn)算HDL代碼(Part 1)

    引言 想要實(shí)現(xiàn)浮點(diǎn)運(yùn)算功能,如果自己寫Verilog代碼,需要花費(fèi)較多的時間和精力。好在Simulink HDL Coder工具箱提供了自動代碼生成技術(shù)。下圖展示了HDL Coder如何生成浮點(diǎn)運(yùn)算
    發(fā)表于 10-22 06:48

    基于FPGA開發(fā)板TSP的串口通信設(shè)計(jì)

    本文詳細(xì)介紹基于Terasic FPGA開發(fā)板TSP(又名C5P和OSK)和其板載CP2102N USB-UART橋接芯片的串口通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。系統(tǒng)采用Verilog HDL編寫UART收發(fā)控制器,通過CP2102N實(shí)現(xiàn)
    的頭像 發(fā)表于 10-15 11:05 ?4456次閱讀
    基于<b class='flag-5'>FPGA</b>開發(fā)板TSP的串口通信設(shè)計(jì)

    為什么我選擇VHDL入門

    在群里交流提問的時候,大家總是驚訝并疑惑:為什么我要選擇 VHDL入門?因?yàn)楹孟?99% 搞 FPGA 開發(fā)的人都在用 Verilog。 我的選擇,是通過網(wǎng)上搜索的討論而做出的,為了留存,我這里水一
    的頭像 發(fā)表于 06-25 11:18 ?1198次閱讀
    為什么我選擇<b class='flag-5'>VHDL</b>入門

    PCBA 表面處理:優(yōu)缺點(diǎn)大揭秘,應(yīng)用場景全解析

    一站式PCBA加工廠家今天為大家講講PCBA加工如何選擇合適的表面處理工藝?PCBA表面處理優(yōu)缺點(diǎn)與應(yīng)用場景。在電子制造中,PCBA板的表面處理工藝對電路板的性能、可靠性和成本都有重要影響。選擇合適
    的頭像 發(fā)表于 05-05 09:39 ?1382次閱讀
    PCBA 表面處理:<b class='flag-5'>優(yōu)缺點(diǎn)</b>大揭秘,應(yīng)用場景全解析

    3D打印耗材種類有哪些?各有什么優(yōu)缺點(diǎn)?

    這篇文章將為你詳細(xì)介紹3D打印耗材的基礎(chǔ)知識,幫助你了解這些材料的特性、優(yōu)缺點(diǎn)以及它們適合的應(yīng)用場景。
    的頭像 發(fā)表于 04-29 09:40 ?5.3w次閱讀
    3D打印耗材種類有哪些?各有什么<b class='flag-5'>優(yōu)缺點(diǎn)</b>?

    FPGA Verilog HDL語法之編譯預(yù)處理

    Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能?!熬幾g預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog
    的頭像 發(fā)表于 03-27 13:30 ?1422次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語法之編譯預(yù)處理

    CMOS,Bipolar,F(xiàn)ET這三種工藝的優(yōu)缺點(diǎn)是什么?

    在我用photodiode工具選型I/V放大電路的時候,系統(tǒng)給我推薦了AD8655用于I/V,此芯片為CMOS工藝 但是查閱資料很多都是用FET工藝的芯片,所以請教下用于光電信號放大轉(zhuǎn)換(主要考慮信噪比和帶寬)一般我們用哪種工藝的芯片, CMOS,Bipolar,F(xiàn)ET這三種工藝的優(yōu)缺點(diǎn)是什么?
    發(fā)表于 03-25 06:23

    壓接連接器使用裸銅線的優(yōu)缺點(diǎn)分析?

    壓接連接器使用裸銅線是一種高效、可靠的電氣連接方式,廣泛應(yīng)用于電力、通信和工業(yè)領(lǐng)域。需要我們正確看待它的優(yōu)缺點(diǎn),高效使用。
    的頭像 發(fā)表于 03-18 11:01 ?1148次閱讀

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語言,用于從算法級、門級到開關(guān)級的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建?!,F(xiàn)實(shí)生活中多用于專用集成電路
    的頭像 發(fā)表于 03-17 15:17 ?4286次閱讀
    一文詳解<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>

    淺談汽車系統(tǒng)電壓優(yōu)缺點(diǎn)分析

    以下是12V、24V、48V系統(tǒng)的簡單介紹,包括技術(shù)特點(diǎn)、優(yōu)缺點(diǎn)及典型應(yīng)用場景。汽車電氣系統(tǒng)的發(fā)展隨著車輛電子設(shè)備的增多和對能效要求的提高,電壓等級也在逐步提升,從傳統(tǒng)的12V電
    的頭像 發(fā)表于 03-06 08:04 ?1776次閱讀
    淺談汽車系統(tǒng)電壓<b class='flag-5'>優(yōu)缺點(diǎn)</b>分析