chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vitis中設(shè)定Kernel的頻率

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2022-07-01 09:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在Vitis 統(tǒng)一軟件平臺(tái)中使用Alveo系列開發(fā)板設(shè)計(jì)加速Kernel時(shí),系統(tǒng)會(huì)自動(dòng)為Kernel的時(shí)鐘設(shè)置默認(rèn)頻率.

以 xilinx_u200_qdma_201910_1 平臺(tái)為例,在Vitis中選擇平臺(tái)時(shí)可以看到默認(rèn)的時(shí)鐘頻率是300Mhz和500Mhz.

9819aac4-f8d4-11ec-ba43-dac502259ad0.png

在Vitis Application Acceleration Development Flow 中我們看到--kernel_frequency選項(xiàng)可以用于覆蓋默認(rèn)的 Kernel 頻率

(https://www.xilinx.com/html_docs/xilinx2020_2/vitis_doc/buildtargets1.html#ldh1504034328524)

9837e886-f8d4-11ec-ba43-dac502259ad0.png

那么 --kernel_frequency設(shè)置在Compile階段或者Link階段有什么區(qū)別呢?

我們以經(jīng)典 Example design“Vector Addition” 為例探索一下:

1. 打開Vitis 2020.2,創(chuàng)建新的 Application Project

File -> New -> Application project

2. 選擇 xilinx_u200_qdma_201910_1 平臺(tái)

3. 選擇打開 Example Design "Vector Addition"

4.對(duì) Hardware Flow 在Compile階段設(shè)置“kernel_frequency” 為200MHz,然后編譯工程

注意:默認(rèn)的Kernel頻率只允許改小,不允許改大.

985d3d70-f8d4-11ec-ba43-dac502259ad0.png

在log看到執(zhí)行的命令是:

v++ --target hw --compile --kernel_frequency 200 …

5. Compile Kernel 完成后可以在Compile Summary中看到“--kernel_frequency 200" 已經(jīng)設(shè)置成功.

98aeed1e-f8d4-11ec-ba43-dac502259ad0.png

在Kernel Estimate報(bào)告中,可以看到,Target Clock已經(jīng)按要求設(shè)置成200Mhz. 說(shuō)明 Vitis_HLS是按照200Mhz的要求來(lái)綜合Kernel的代碼的.

98d070f6-f8d4-11ec-ba43-dac502259ad0.png

在Link Summary中可以看到,在把Kernel合入平臺(tái)后的Implementation中,目標(biāo)時(shí)鐘還是平臺(tái)默認(rèn)的300Mhz,而不是在Compile 階段設(shè)置的200Mhz.

9902a328-f8d4-11ec-ba43-dac502259ad0.png

同時(shí)我們也可以翻看Implemented Design的時(shí)序報(bào)告(Timing Summary)查看Kernel實(shí)際的時(shí)鐘要求:

clk_out1_pfm_top_clkwiz_kernel_0_1 {0.000 1.667} 3.333 300.000

6. 在Link階段加上“--kernel_frequency 100" 選項(xiàng)

992e8114-f8d4-11ec-ba43-dac502259ad0.png

在log看到執(zhí)行的命令是:

v++ --target hw --link -R2 --kernel_frequency 100 …

7. 完成Hardware Build之后,查看Summary,可以看到這時(shí)100Mhz Kernel 頻率的設(shè)置在整個(gè)Vitis Platform Link生效, 覆蓋默認(rèn)的300Mhz

994d0cba-f8d4-11ec-ba43-dac502259ad0.png

和之前一樣翻看Implemented Design的時(shí)序報(bào)告(Timing Summary)查看Kernel實(shí)際的時(shí)鐘要求,kernel的目標(biāo)頻率已經(jīng)被正確修改了.

clk_out1_pfm_top_clkwiz_kernel_0_1 {0.000 5.000} 10.000 100.000

總結(jié):

選項(xiàng)“--kernel_frequency" 加在Compile階段,影響的是對(duì)Kernel做高級(jí)綜合的Vitis_HLS的目標(biāo)頻率,不影響Kernel合入平臺(tái)后的Implementation的目標(biāo)頻率;

選項(xiàng)“--kernel_frequency" 加在Link階段, 不會(huì)影響對(duì)Kernel做高級(jí)綜合的Vitis_HLS的默認(rèn)目標(biāo)時(shí)鐘頻率,但是可以設(shè)置Kernel合入平臺(tái)后的Implementation的目標(biāo)頻率

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Kernel
    +關(guān)注

    關(guān)注

    0

    文章

    49

    瀏覽量

    11919
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    151

    瀏覽量

    8188

原文標(biāo)題:開發(fā)者分享 | 如何在Vitis中設(shè)定Kernel 的頻率

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    何在 buildroot 的 rootfs 顯示當(dāng)前目錄?

    何在 buildroot 的 rootfs 顯示當(dāng)前目錄?
    發(fā)表于 09-03 07:02

    何在AMD Vitis Unified 2024.2連接到QEMU

    在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請(qǐng)參閱開發(fā)者分享|在 AMD Versal 自適應(yīng) S
    的頭像 發(fā)表于 08-06 17:24 ?1236次閱讀
    如<b class='flag-5'>何在</b>AMD <b class='flag-5'>Vitis</b> Unified 2024.2<b class='flag-5'>中</b>連接到QEMU

    何在Unified IDE創(chuàng)建視覺(jué)庫(kù)HLS組件

    Vivado IP 流程(Vitis Unified),在這篇 AMD Vitis HLS 系列 3 ,我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自下而上”的流程,從 HLS
    的頭像 發(fā)表于 07-02 10:55 ?923次閱讀
    如<b class='flag-5'>何在</b>Unified IDE<b class='flag-5'>中</b>創(chuàng)建視覺(jué)庫(kù)HLS組件

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?989次閱讀

    STM32IDE如何設(shè)定代碼到ITCM運(yùn)行?

    摸索到了如何將變量定義到某個(gè)地址,但是不清楚如何讓代碼在指定RAM運(yùn)行。按照設(shè)定變量的方式設(shè)定代碼,程序直接進(jìn)入了異常中斷{:16:}。
    發(fā)表于 06-24 06:45

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?1605次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?1049次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    何在Simulink啟用ADC校準(zhǔn)?

    何在 Simulink 啟用 ADC 校準(zhǔn)? V4.2.0 產(chǎn)品發(fā)布報(bào)告指出,它在塊可用。但我在 ADC 配置塊找不到任何選項(xiàng)。
    發(fā)表于 03-31 07:50

    DLP660TE在生成4k畫面時(shí),抖動(dòng)頻率是否可以自行設(shè)定?

    我想咨詢一下DLP660TE在生成4k畫面時(shí),抖動(dòng)頻率是否可以自行設(shè)定,抖動(dòng)的兩幅圖是否可以客戶指定?
    發(fā)表于 02-17 07:20

    CPU怎么降頻 bios如何把cpu調(diào)低頻率

    CPU降頻是一種有效的節(jié)能措施,同時(shí)也有助于降低設(shè)備的溫度和功耗,提高系統(tǒng)的穩(wěn)定性和使用壽命。以下將詳細(xì)介紹如何在操作系統(tǒng)、BIOS設(shè)置里以及使用第三方軟件來(lái)實(shí)現(xiàn)CPU降頻。 一、在操作系統(tǒng)降低
    的頭像 發(fā)表于 02-01 15:02 ?2.7w次閱讀

    使用AMD Vitis進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    由于篇幅有限,本文僅選取部分內(nèi)容進(jìn)行分享。 Vitis 簡(jiǎn)介 AMD Vitis 工具套件包含多種設(shè)計(jì)技術(shù),用于開發(fā)以 AMD 器件(例如,AMD Versal 自適應(yīng) SoC 器件、AMD
    的頭像 發(fā)表于 01-08 09:33 ?1939次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?1372次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?992次閱讀

    我想問(wèn)下頻率信號(hào)如何在TDMS文件格式下保存???

    我想問(wèn)下頻率信號(hào)如何在TDMS文件格式下保存???
    發(fā)表于 11-12 18:40

    何在反激式轉(zhuǎn)換器緩沖FET關(guān)斷電壓

    上一期,我們介紹了如何在正向轉(zhuǎn)換器導(dǎo)通時(shí)緩沖輸出整流器的電壓。現(xiàn)在,我們看一下如何在反激式轉(zhuǎn)換器緩沖 FET 關(guān)斷電壓。
    的頭像 發(fā)表于 11-04 09:48 ?945次閱讀
    如<b class='flag-5'>何在</b>反激式轉(zhuǎn)換器<b class='flag-5'>中</b>緩沖FET關(guān)斷電壓