這段時(shí)間，會(huì)翻一翻PCIe相關(guān)協(xié)議規(guī)范，看到不同章節(jié)不同地方會(huì)有關(guān)于SSC擴(kuò)頻時(shí)鐘的內(nèi)容，那就講講SSC擴(kuò)頻時(shí)鐘。

SSC，全稱Spread Spectrum Clocking，即擴(kuò)頻時(shí)鐘。由于信號(hào)的能量過(guò)于集中在其載波頻率位置，導(dǎo)致信號(hào)的能量在某一頻點(diǎn)位置處的產(chǎn)生過(guò)大的輻射發(fā)射。為了有效地降低EMI輻射，芯片廠家在設(shè)計(jì)芯片時(shí)也給容易產(chǎn)生EMI的信號(hào)增加了SSC擴(kuò)頻時(shí)鐘的功能，頻率變化的時(shí)鐘，其頻譜能量被分散在一定頻譜范圍上。當(dāng)前PCIE、SATA、SAS、USB3.0等高速芯片都支持SSC的功能。采用SSC的功能可以有效的降低信號(hào)所產(chǎn)生的EMI。

說(shuō)到擴(kuò)頻，會(huì)想到分頻和倍頻，也有過(guò)混淆的情況。分頻和倍頻說(shuō)的是CPU與總線、外設(shè)之間工作頻率的關(guān)系。為什么會(huì)有分頻、倍頻？是因?yàn)橛行┩獠吭O(shè)備達(dá)不到CPU的工作頻率，一般情況下，CPU的工作頻率永遠(yuǎn)是高于外部設(shè)備的，為了協(xié)調(diào)CPU與外部設(shè)備的工作時(shí)序，就只有進(jìn)行分頻和倍頻處理。

CPU的頻率，即主頻為外頻與倍頻兩者的乘積。

SSC不僅對(duì)時(shí)鐘振蕩頻率（基波）有抑制作用，對(duì)高次諧波（準(zhǔn)確地說(shuō)是基頻的奇次諧波）的峰值也有抑制作用。

SRIS - Separate Refclk Independent SSC. 獨(dú)立參考擴(kuò)頻；

SRNS - Separate Refclk with No SSC。獨(dú)立參考無(wú)擴(kuò)頻；

SRNS允許600ppm，而SRIS允許5600ppm（其中SSC允許5000ppm，TX/RX允許600ppm）；

一般芯片支持SRIS也會(huì)支持SRNS。

+0%~-0.5%這個(gè)說(shuō)的是擴(kuò)頻類型。擴(kuò)頻類型有三種：中心擴(kuò)頻，向上擴(kuò)頻還有向下擴(kuò)頻。由于中心和向上擴(kuò)頻都會(huì)產(chǎn)生超過(guò)系統(tǒng)時(shí)鐘的頻率，會(huì)對(duì)系統(tǒng)造成影響，所以一般使用向下擴(kuò)頻。

30KHz~33KHz這個(gè)說(shuō)的是被調(diào)制信號(hào)頻率范圍內(nèi)的變化速度。調(diào)制頻率太快，后級(jí)的PLL電路可能跟蹤不上，應(yīng)遠(yuǎn)小于源時(shí)鐘的頻率，以免引起時(shí)序問(wèn)題（建立/保持時(shí)間等）；調(diào)制頻率太慢，會(huì)產(chǎn)生人耳可識(shí)別的聲音的頻率范圍（20Hz~20KHz）音噪。

在實(shí)際應(yīng)用中，調(diào)制頻率一般選擇30KHz~33KHz。

后級(jí)PLL電路，這里擴(kuò)充一些。

時(shí)鐘展頻只引入非常小的周期間抖動(dòng)，當(dāng)展頻的時(shí)鐘輸出到下游的PLL時(shí)，此時(shí)PLL表現(xiàn)為低通濾波器，允許輸入的低頻部分通過(guò)，衰減其中的高頻部分。擴(kuò)頻時(shí)鐘輸入PLL時(shí)，PLL可能出現(xiàn)無(wú)法鎖住頻率的問(wèn)題。務(wù)必確保PLL必須能檢測(cè)展頻時(shí)鐘的頻率變化并允許展頻時(shí)鐘通過(guò)。以上取決于PLL的帶寬，如果帶寬太低，PLL可能無(wú)法可靠地偵測(cè)輸入時(shí)鐘，造成偵測(cè)偏差，給系統(tǒng)引入更大的Jitter。

PLL 受控變量通常是信號(hào)的相位。

一階用于相位變量/ 狀態(tài)，二階是一階的導(dǎo)數(shù)，即頻率。

調(diào)制解調(diào)器之間任何載波頻率偏移將始終產(chǎn)生恒定的相位滯后，只能通過(guò)二階PLL來(lái)消除。

調(diào)制波形之前也說(shuō)過(guò)，有正弦波，鋸齒波，還有三角波等

三角波調(diào)制方式簡(jiǎn)單，調(diào)制后信號(hào)的頻譜比較均勻，調(diào)制波形一般采用三角波。

PCIE串行總線3.0速率為8Gbps，規(guī)定擴(kuò)展率為0~-0.5%，調(diào)制頻率為30~33kHz，這樣的要求不但滿足了EMI的衰減要求，同時(shí)也為兼顧擴(kuò)頻時(shí)鐘帶來(lái)的周期抖動(dòng)最小化的要求。

SSC是為了系統(tǒng)EMI問(wèn)題，濾波和屏蔽的方法才是實(shí)際工作中常用的解決之道。SSC在實(shí)際工作中都是關(guān)閉狀態(tài)。這里面有個(gè)問(wèn)題，既然打開(kāi)對(duì)EMI有利，其標(biāo)準(zhǔn)又符合相關(guān)抖動(dòng)Jitter的標(biāo)準(zhǔn)，為什么不將其打開(kāi)？

SSC也有資料給出時(shí)鐘展頻有三個(gè)主要的控制參數(shù)：調(diào)制速度（Modulation Rate）、調(diào)制深度（Modulation Depth）和調(diào)制方式（Modulation Profile），里面的理論和知識(shí)大同小異，這里就不做展開(kāi)。




審核編輯：劉清