“過去12年，中國集成電路建立了完整的芯片工業(yè)體系，并且保持了高速增長”，02專項技術總師、中國集成電路創(chuàng)新聯(lián)盟副理事長兼秘書長葉甜春，在ICDIA 2022開幕式上，談及中國集成電路的未來發(fā)展時，表示，“實行創(chuàng)新戰(zhàn)略，路徑創(chuàng)新、換道突圍才是出路。其中，架構創(chuàng)新、電子設計工具(EDA)智能化、硬件開源化等技術創(chuàng)新將成為新焦點?！?/p>

近期，中國集成電路設計創(chuàng)新大會暨 IC 應用博覽會(ICDIA 2022)在無錫太湖國際博覽中心盛大舉行。來自國內外近70家的集成電路企業(yè)在會上展示了各自最新的產(chǎn)品與技術。國家相關部委和地方領導、行業(yè)專家以及業(yè)界代表近1000人參加了會議。作為國內數(shù)字驗證EDA領域頭部企業(yè)，芯華章受邀參與IC設計創(chuàng)新論壇、人工智能與物聯(lián)網(wǎng)創(chuàng)新論壇，圍繞復雜芯片驗證需求等話題，分享芯華章的創(chuàng)新思路。

方興未艾 I AIoT帶來驗證挑戰(zhàn)

在逐漸邁入智能社會的今天，AIoT技術逐漸深入落地到各種場景。AIoT技術帶來的巨大市場價值也讓人們有目共睹。艾瑞咨詢數(shù)據(jù)預測, 2022年國內AIoT市場規(guī)模將超過7500億元。

人工智能技術伴隨著多場景應用，所需要的AI超大模型正快速演進，伴隨而來的是對AI芯片需求的猛漲。AI芯片是AIoT產(chǎn)業(yè)中的核心一環(huán)，同時也是世界高科技產(chǎn)業(yè)競爭中絕對的焦點，而IC設計更是芯片產(chǎn)業(yè)鏈中舉足輕重的存在。

“技術的發(fā)展與市場需求息息相關，人們對智能化的要求越高，就越是需要借助更高效的算力以獲得更快的響應。值此背景下，比傳統(tǒng)通用芯片在算力及功耗上更加具備優(yōu)勢的AIoT芯片就應運而生，也對數(shù)字驗證提出了更高的要求?！毙救A章科技產(chǎn)品與業(yè)務規(guī)劃總監(jiān)楊曄表示。

眾所周知，AI類復雜SoC芯片處理流程有三個特點：數(shù)據(jù)復雜、計算復雜、模型復雜。這導致AI芯片的架構一般都特別復雜。多種通用和專用的計算單元、多種存儲單元、硬件和軟件都需要緊密交互，才能高效完成AI處理流程。這樣的AI芯片架構，在實現(xiàn)AISoC原型驗證時會有很多困難：設計復雜，多片分割困難;大容量SRAM在FPGA芯片上實現(xiàn)資源不夠;軟硬件集成驗證要求更高;產(chǎn)品迭代周期短，要求設計驗證周期縮短;多樣化的傳感器數(shù)據(jù)硬件接口需要在FPGA原型上物理驗證等。

“基于FPGA硬件和擁有自主知識產(chǎn)權的全流程軟件，芯華章自主研發(fā)的高性能FPGA原型驗證系統(tǒng)樺捷(HuaPro-P1)，可以有效解決以上痛點，幫助SoC/ASIC芯片客戶實現(xiàn)設計原型的自動綜合、分割、優(yōu)化、布線和調試，從而有效減少用戶人工投入，提升系統(tǒng)驗證與軟件開發(fā)效率，縮短芯片設計周期，給AI SoC芯片的驗證帶來完整、高效的解決方案。”楊曄表示。

返本還源 I 系統(tǒng)引領芯片創(chuàng)新

當從微觀的技術應用回到更宏觀的行業(yè)視角，我們會發(fā)現(xiàn)復雜SoC芯片面臨的考驗，遠不止AI帶來的算力與架構難關。一方面，長期作為半導體發(fā)展“金科玉律”的摩爾定律，正在受到物理極限與經(jīng)濟性的雙重挑戰(zhàn)，芯片創(chuàng)新向多維度發(fā)展;另一方面，新興應用領域飛速發(fā)展，帶來需求急劇分化的同時，創(chuàng)新周期卻不斷縮短，占據(jù)芯片設計過半時間的驗證環(huán)節(jié)壓力巨大。

“未來，系統(tǒng)應用將是芯片設計的核心驅動力。驗證技術要面向電子系統(tǒng)，打造融合統(tǒng)一的底層基座，提供智能化融合解決方案，賦能芯片到系統(tǒng)的完整創(chuàng)新周期?！毙救A章科技資深產(chǎn)品市場經(jīng)理郭正給出了芯華章的解決方案。

秉承“高起點、厚積累、求創(chuàng)新”的發(fā)展戰(zhàn)略，芯華章從終局思維出發(fā)，基于全新統(tǒng)一的底層框架，應用新的驗證方法學，已發(fā)布五款自研數(shù)字驗證EDA產(chǎn)品，基本建立完整的數(shù)字驗證全流程，在多個領域實現(xiàn)技術創(chuàng)新。

比如，傳統(tǒng)的仿真器只能在Intel的X86服務器上運行，但芯華章的仿真器就能無縫移植到不同的處理器上;芯華章發(fā)布的數(shù)字調試產(chǎn)品昭曉Fusion Debug，采用完全自研的高性能數(shù)字波形格式，與主流商業(yè)波形格式相比，讀寫速度快至3倍。

加特蘭微電子汽車產(chǎn)品總監(jiān)劉洪泉曾表示，“經(jīng)過測試，通過HuaPro-P1自動化工具的輔助，在P1上實現(xiàn)系統(tǒng)原型與傳統(tǒng)產(chǎn)品相比節(jié)約了三倍以上的時間，并保持了良好性能與穩(wěn)定的運行，幫助我們加快整體的芯片設計周期?！?/p>

目前，芯華章產(chǎn)品及服務已得到中科院半導體所、燧原科技、芯來、鯤云等數(shù)十家業(yè)內知名企業(yè)實際項目采用，為我國產(chǎn)業(yè)數(shù)字化升級帶來了突破性的價值。

未來，芯華章將繼續(xù)秉承產(chǎn)業(yè)發(fā)展需求，以需求帶動技術創(chuàng)新，并以技術創(chuàng)新反哺產(chǎn)業(yè)發(fā)展，助力復雜SoC芯片驗證效率提升，賦能數(shù)字化時代系統(tǒng)應用，打造自主可信賴的電子系統(tǒng)創(chuàng)新基石。

審核編輯：湯梓紅