霜降

科普：EDA工具對(duì)芯片產(chǎn)業(yè)的重要性知識(shí)

什么是EDA？

EDA全稱(chēng)是電子設(shè)計(jì)自動(dòng)化，是一種工業(yè)軟件，所有的芯片公司都在用各種各樣的EDA軟件，來(lái)輔助完成芯片的設(shè)計(jì)。

DEA軟件有很明顯的杠桿效應(yīng)。EDA本身的市場(chǎng)規(guī)模其實(shí)并沒(méi)有很大，只占119億美元的市場(chǎng)份額但卻直接撬動(dòng)了4400億美元的全球半導(dǎo)體產(chǎn)業(yè)，也就是如果EDA出現(xiàn)問(wèn)題，那么整個(gè)芯片產(chǎn)業(yè)都會(huì)受到重大的沖擊。光刻機(jī)是整個(gè)芯片產(chǎn)業(yè)的關(guān)鍵環(huán)節(jié)，但DEA軟件雖然不為人所知，但重要性卻不輸光刻機(jī)的關(guān)鍵領(lǐng)域。

芯片設(shè)計(jì)主要流程理解

芯片的設(shè)計(jì)的主要流程可以分為前端和后端，前端負(fù)責(zé)芯片的邏輯電路設(shè)計(jì)，包括系統(tǒng)架構(gòu)的定義，RTL編碼，邏輯綜合，這期間會(huì)進(jìn)行多次的仿真和驗(yàn)證，最終得到門(mén)級(jí)的網(wǎng)表。后端主要負(fù)責(zé)芯片的物理設(shè)計(jì)，包括布局規(guī)劃，時(shí)鐘樹(shù)綜合，布線，參數(shù)提取等等步驟，最終會(huì)得到一個(gè)芯片電路的物理版圖，然后提供給晶圓廠去制造。簡(jiǎn)單來(lái)說(shuō)，前端就是這個(gè)芯片是什么，他有哪些部分，后端是這個(gè)芯片的各個(gè)部分長(zhǎng)什么樣子。比如蓋房子，前端是畫(huà)出這個(gè)房子的設(shè)計(jì)圖，比如有幾個(gè)房間，每個(gè)房間是餐廳還是臥室，后端設(shè)計(jì)就是按照設(shè)計(jì)圖，畫(huà)出這個(gè)房子的施工圖紙，包括建筑施工的時(shí)候需要哪些步驟，用鋼結(jié)構(gòu)還是用磚結(jié)構(gòu)，怎么做防水，怎么拉網(wǎng)線走水電等。建筑隊(duì)就是晶圓代工廠，就可以拿著施工圖紙去把芯片造出來(lái)了。

EDA工具最大的好處，就是能極大的縮短芯片設(shè)計(jì)的時(shí)間，從而提升芯片設(shè)計(jì)的效率。手動(dòng)畫(huà)電路圖可能又慢又容易出錯(cuò)，但是用計(jì)算機(jī)幾分鐘就完成了，而且還可以去隨便的修改。時(shí)間就是金錢(qián)，越早讓芯片制造出來(lái)，就能越早的去占據(jù)市場(chǎng)先機(jī)。在前端和后端的每個(gè)步驟和流程里，都需要用到各種各樣的EDA工具。

EDA工具舉例

新思科技是全球最大的EDA公司，比如拿它的EDA工具來(lái)舉例，看看芯片設(shè)計(jì)流程中需要用到多少個(gè)EDA工具。

比如要做一個(gè)簡(jiǎn)單的加法電路，比如a+b=c，我們需要先用Verilog，或者VHDL這些硬件專(zhuān)用語(yǔ)言，把這個(gè)加法電路實(shí)現(xiàn)出來(lái)，為了驗(yàn)證加法的功能是不是正確，就要用EDA的仿真軟件，比如新思的VCS和VC Formal，讓a=1,b=1,看c是不是等于2。如果輸入1+1，結(jié)果等于3，那么就需要調(diào)試軟件，比如Verdi來(lái)確定問(wèn)題出現(xiàn)在什么地方，還需要用到靜態(tài)和動(dòng)態(tài)的分析軟件，比如SpyGlass來(lái)診斷分析電路是否有一些潛在的問(wèn)題。如果代碼沒(méi)有問(wèn)題就可以去編譯了，這在芯片設(shè)計(jì)里叫做綜合Synthesis。綜合的結(jié)果就是生成一堆互相連接的門(mén)電路，也叫做網(wǎng)表，這就需要使用專(zhuān)門(mén)的綜合工具 Design Complier綜合生成網(wǎng)表，再用IC Compiler做布局布線，用Prime Time做時(shí)序分析，用PrimePower做功耗優(yōu)化，用IC Validator做物理驗(yàn)證，用StarRC做寄生參數(shù)提取等等，最終生成一個(gè)符合設(shè)計(jì)要求，也符合晶圓代工廠要求的GDSII文件，這個(gè)文件就被拿去做流片生產(chǎn)。

上面介紹的這些EDA軟件，只是整個(gè)EDA工具庫(kù)的九牛一毛。規(guī)模比較大的芯片公司，都會(huì)根據(jù)自己具體的產(chǎn)品和技術(shù)，在每個(gè)環(huán)節(jié)采用不同的工具，這種定制化的方法比較高效，但是對(duì)技術(shù)的要求比較高，只有大公司玩的起。其它中小規(guī)模的公司，可能就直接使用EDA廠商提供的完整方案了。比如Synopsys的Fusion Compiler，直接就能從RTL硬件語(yǔ)言到GDSII版圖一步到位。

EDA工具發(fā)展

整個(gè)芯片設(shè)計(jì)的流程里，用到了大量的EDA工具，DEA工具的好壞，對(duì)于芯片的性能功耗和面積（Performance, Power, Area, PPA）有決定性的影響。同樣一段代碼，不同的工具會(huì)做出截然不同的芯片，EDA的發(fā)展也不是一成而就的，而是經(jīng)歷了四個(gè)主要的階段，分別是計(jì)算機(jī)輔助設(shè)計(jì)，計(jì)算機(jī)輔助工程，傳統(tǒng)EDA， AI加持的EDA。

在上世紀(jì)70年代的中期，人們就開(kāi)始使用計(jì)算機(jī)來(lái)輔助芯片的晶體管版圖設(shè)計(jì)，PCB電路板的布局布線，設(shè)計(jì)規(guī)則檢查等等這些相對(duì)簡(jiǎn)單的工作。到80年代卡菲爾米德和林康維發(fā)表了《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》，提出來(lái)使用編程語(yǔ)言來(lái)進(jìn)行芯片設(shè)計(jì)的的思想，這個(gè)也稱(chēng)為了EDA發(fā)展的重要標(biāo)志。

在1986年和1987年，Verilog, VHDL這兩種硬件描述語(yǔ)言誕生，幾乎在同一時(shí)間，Aart de Geus博士發(fā)明了自動(dòng)邏輯綜合技術(shù)，來(lái)取代手動(dòng)的設(shè)計(jì)工程，并且在1986年聯(lián)合創(chuàng)立了Synopsys新思科技，這也標(biāo)志著EDA工具開(kāi)始走向了商業(yè)化。

從90年代到21世紀(jì)初期，在摩爾定律的指引下，晶體管的密度越來(lái)越高，設(shè)計(jì)流程也越來(lái)越復(fù)雜，EDA工具稱(chēng)為了芯片設(shè)計(jì)的必選項(xiàng)，也促進(jìn)了EDA工具的進(jìn)步，前面說(shuō)的綜合仿真，布局布線技術(shù)等都在這個(gè)時(shí)期得到了飛速的發(fā)展，這些EDA工具也縮短了研發(fā)周期，提升了設(shè)計(jì)效率，從而反過(guò)來(lái)去促進(jìn)了芯片產(chǎn)業(yè)的技術(shù)革新，形成了正向反饋的螺旋式上升。

目前是AI加持的新時(shí)代，谷歌在Nature上發(fā)表的新文章，用深度學(xué)習(xí)技術(shù)去幫助芯片設(shè)計(jì)，人類(lèi)工程師需要幾個(gè)月去完成的工作，谷歌的AI僅需要6個(gè)小時(shí)就能達(dá)到相同或者近似的結(jié)果，新思科技也推出了一個(gè)名叫DSO.ai的技術(shù)，可以用到新思所有的DEA工具上，并且在某個(gè)芯片的設(shè)計(jì)上可以獲得21%的功耗降低，18%的性能提升，并且把原本6個(gè)月的設(shè)計(jì)時(shí)間縮短成了1個(gè)月，那么我們猜想一下，加了AI buff的EDA工具，很可能就是芯片行業(yè)再次起飛的最大動(dòng)力。

EDA發(fā)展規(guī)律

EDA如此重要，而全球的三大EDA領(lǐng)導(dǎo)者，占據(jù)了超過(guò)70%的全球市場(chǎng)份額，和接近80%的中國(guó)市場(chǎng)份額，他們是如何發(fā)展到今天的這種程度，中國(guó)的EDA產(chǎn)業(yè)又改如何迎頭趕上呢？從全球的EDA發(fā)展進(jìn)程來(lái)看，總結(jié)了四個(gè)可以借鑒的發(fā)展規(guī)律。

1）EDA需要大量的研發(fā)投入

EDA產(chǎn)業(yè)屬于典型的需要長(zhǎng)期投入的領(lǐng)域，里面有大量的數(shù)學(xué)物理相關(guān)的基礎(chǔ)研究，國(guó)際學(xué)術(shù)界的四個(gè)頂級(jí)會(huì)議DAC， ASP-DAC， DATE，ICCAD里面討論的絕大部分都是從芯片設(shè)計(jì)里抽象出來(lái)的數(shù)學(xué)和算法問(wèn)題，這些基礎(chǔ)研究都很難在短時(shí)間內(nèi)轉(zhuǎn)化成生產(chǎn)力。行業(yè)門(mén)檻很高，前期的投入產(chǎn)出比非常低，這就需要政府的大力支持。

EDA工具為了不斷實(shí)現(xiàn)技術(shù)革新也在大量的投入，比如新思科技有1.6W名員工，研發(fā)人員占據(jù)了80%，研發(fā)費(fèi)用占全年?duì)I收的35%。

2）EDA需要大量人才

和芯片行業(yè)類(lèi)似，EDA人才從高校課題研究到行業(yè)的就業(yè)，往往需要10年的時(shí)間，因此需要一套持久而健全的人次培養(yǎng)體系，除了前面所說(shuō)的四大EDA頂會(huì)外，還有大量的EDA競(jìng)賽，其實(shí)也都是在吸引和培養(yǎng)人才。

3）EDA需要建設(shè)完整生態(tài)

整個(gè)芯片設(shè)計(jì)過(guò)程需要晶圓廠，芯片公司，還有EDA廠商共同的去推進(jìn)，很多物理參數(shù)的推進(jìn)，需要晶圓廠和上下游的公司去深入的合作，獲得一手的數(shù)據(jù)，所以說(shuō)EDA串聯(lián)起了整個(gè)產(chǎn)業(yè)鏈。正因?yàn)槿绱耍裥滤歼@樣的EDA巨頭，還是世界上最大的IP提供商之一，特別是接口，模擬，嵌入式存儲(chǔ)和物理IP這些和工藝緊密綁定的領(lǐng)域。

4）EDA發(fā)展離不開(kāi)并購(gòu)擴(kuò)張

特別是很多細(xì)分的領(lǐng)域，自研的難度和成本都太高了，因此在自身產(chǎn)品市場(chǎng)足夠強(qiáng)大之后，可以去吸收和整合新公司和新技術(shù)，從而實(shí)現(xiàn)快速的發(fā)展。對(duì)于國(guó)產(chǎn)EDA來(lái)說(shuō)，有一個(gè)很好的發(fā)展機(jī)會(huì)，國(guó)家十四五規(guī)劃就明確提出，重點(diǎn)突破包括EDA在內(nèi)的工業(yè)軟件，2020年至今國(guó)內(nèi)成立了近50家EDA公司，也有4家在申請(qǐng)或者是已經(jīng)完成了IPO。

從上面發(fā)展的規(guī)律來(lái)看，肯定還會(huì)經(jīng)歷一波整合，雖然很那直接做到全產(chǎn)業(yè)鏈的完整方案，至少可以從細(xì)分領(lǐng)域進(jìn)入，從中低端制程切入，然后逐步的去迭代，形成更大的發(fā)展。

審核編輯 ：李倩