国色天香在线视频日本,亚洲综合无码heyzo,爱如潮水社区在线观看视频

【高云半導(dǎo)體Combat開發(fā)套件試用體驗(yàn)】FPGA基本語法及Combat使用小技巧

本文來源電子發(fā)燒友社區(qū)，作者：james，帖子地址：https://bbs.elecfans.com/jishu_2288839_1_1.html

FPGA常用的基本類型wire、reg和parameter。

wire：線網(wǎng)型數(shù)據(jù)，表示硬件單元之間的物理連線，是verilog中默認(rèn)的數(shù)據(jù)類型，由assign操作關(guān)鍵字賦值，可以是一個(gè)賦值表達(dá)式，assign關(guān)鍵字是實(shí)現(xiàn)組合邏輯操作的一種主要描述方式。

reg：寄存器型數(shù)據(jù)，會(huì)保持?jǐn)?shù)據(jù)原有的值，直到被改變，無符號數(shù)。

parameter：表示常量，只能賦值異常。

所有操作都是在module中完成，module/endmodule表示模塊的開始與結(jié)束，模塊的參數(shù)由input/output信號組成。

在模塊中，assign只能實(shí)現(xiàn)組合邏輯賦值，且一個(gè)assign后面只能跟一個(gè)賦值表達(dá)式，always既能實(shí)現(xiàn)組合邏輯賦值，又能實(shí)現(xiàn)時(shí)序邏輯賦值操作，且可以包括多條賦值表達(dá)式，多條賦值表達(dá)式應(yīng)位于begin/end中間。在always中被賦值的信號應(yīng)該定義為reg類型。

FPGA其中很多操作符及其用法和C語言有很多通之處，有時(shí)間大家可以系統(tǒng)性的了解一下verilog的語法。

使用高云燒錄工具Gowin Programmer燒錄程序中第一次上電經(jīng)常會(huì)出現(xiàn)找不到仿真器的錯(cuò)誤，如下圖所示。

經(jīng)過摸索，發(fā)現(xiàn)了一個(gè)基本100%上解決的辦法。第一步點(diǎn)擊“USB Cable Setting”，在彈出的窗口界面中點(diǎn)擊“Custom LPT”按鍵，如下圖所示。

在彈出的界面中點(diǎn)擊“Add”按鈕，然后再在上圖的界面中點(diǎn)擊“Query”按鍵，最終點(diǎn)擊“Save”按鍵，再次進(jìn)行燒錄，可以看到燒錄成功的界面，如下圖所示。

FPGA工程是通過頂層Verilog文件和真實(shí)的硬件原理圖的連接進(jìn)行對應(yīng)的，將其稱之為用戶約束（布線器），云源軟件通過“Process”Tab中的“User Constraints”選項(xiàng)下“FloorPlanner”子選項(xiàng)進(jìn)入FloorPlanner顯示界面，如下圖所示，真實(shí)的引腳通過圖中紅色部分的“I/0 Constraints”選擇不同信號的硬件管腳號、電平、速度、驅(qū)動(dòng)能力等。

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。舉報(bào)投訴