Chiplet仿真面臨的挑戰(zhàn)

Chiplet使系統(tǒng)擴(kuò)展超越了摩爾定律的限制。然而，進(jìn)一步的縮放給硅前驗(yàn)證帶來了巨大的挑戰(zhàn)。24日，芯啟源EDA研發(fā)副總裁Mike Shei，工程及新產(chǎn)品副總裁Mike Li作了主題為"Incubating Chiplet - Challenges and Solution of New Emulators"的主旨演講，并將討論主題帶入次日的"Next Great Breakthrough in Chiplets"專家研討會。

挑戰(zhàn) 1 - 性能和功能

傳統(tǒng)仿真器因集中式routing and clocking，隨著設(shè)計(jì)規(guī)模增加，性能呈指數(shù)級下降，Chiplet技術(shù)在增加系統(tǒng)復(fù)雜性的同時(shí)加劇了這一挑戰(zhàn)；

客戶實(shí)時(shí)操作系統(tǒng)、人工智能、視頻解碼仿真中，為提高性能，不得不放棄仿真器提供的調(diào)試功能。

挑戰(zhàn) 2 - 超大設(shè)計(jì)規(guī)模

小chiplet組成了大芯片系統(tǒng)，總設(shè)計(jì)規(guī)模高達(dá)500億個(gè)晶體管，對仿真加速器的可擴(kuò)展規(guī)模及FPGA利用率提出了更高要求；

速度為10s, 100s of Tbps的多種chiplet接口。

挑戰(zhàn) 3 -工程效率

合理的編譯時(shí)間和運(yùn)行時(shí)間，與軟件IDE處于同一數(shù)量級；

全局可見性和可控性，內(nèi)置專用邏輯分析儀，觸發(fā)器，斷言，以精確定位波形，用于跨團(tuán)隊(duì)調(diào)試；

挑戰(zhàn) 4 -多個(gè)ChipletVendor的生態(tài)系統(tǒng)

虛擬集成來自多個(gè)供應(yīng)商的異構(gòu)chiplet設(shè)計(jì)，并在一個(gè)開放和安全的平臺上驗(yàn)證它們。

每個(gè)chiplet設(shè)計(jì)都需要有便攜性，且可定義需探測的信號。

芯啟源Chiplet集成平臺-MimicPro系列解決方案 01

應(yīng)對 1 ：

MimicPro分布式routing and clocking設(shè)計(jì)

MimicPro的分布式路由和多用戶時(shí)鐘在跨FPGA設(shè)計(jì)中可以保持較高運(yùn)行頻率；

Chiplet級別的預(yù)編譯提高了編譯效率及運(yùn)行頻率。

02

應(yīng)對 2 :

MimicPro高度可擴(kuò)展架構(gòu)

分布式routing，無系統(tǒng)瓶頸，性能更高；

光纖端口可實(shí)現(xiàn)M32 系統(tǒng)之間的跨機(jī)柜高速互聯(lián)；

控制邏輯不消耗FPGA資源，大規(guī)模設(shè)計(jì)中實(shí)際FPGA利用率70%+。

03

應(yīng)對 3 :

MimicPro豐富的調(diào)試功能

提供真正的HW Trigger-精確定位問題的數(shù)量級較小的波形，波形文件SizeMB vs GB；每張Solo卡搭配16GB DDR，豐富的調(diào)試/探針功能帶來高的工程效率；

多周期序列捕獲-能夠捕捉精確的快照，以評估事件的動態(tài)流；

從序列驗(yàn)證到斷言加速-完全加速的DV環(huán)境。

04

應(yīng)對 4 ：

MimicPro提供中立安全的驗(yàn)證平臺

RTDB包括bit stream & signaling,硬件配置,探針等信息；

RunTime信息可以修改，重新映射，刪除/過濾，以確保定義的調(diào)試范圍；

信號披露程度完全由chiplet供應(yīng)商定義。

審核編輯：劉清