No.1 案例背景

當芯片底部出現(xiàn)焊接不良的問題時，我們可以怎么進行失效分析呢？

本篇案例運用X-ray檢測——斷面檢測——焊錫高度檢測——SEM檢測的方法，推斷出芯片底部出現(xiàn)焊接不良的失效原因，并據(jù)此給出改善建議。

No.2 分析過程

X-ray檢測

說明

對樣品進行X-ray檢測，存在錫少、疑似虛焊不良的現(xiàn)象。

斷面檢測

#樣品斷面檢測研磨示意圖

位置1

位置2

位置3

說明

樣品進行斷面檢測，底部存在錫少，虛焊的現(xiàn)象。且芯片底部焊錫與PCB焊錫未完全融合。

焊錫高度檢測

引腳焊錫高度0.014mm

芯片底部焊錫高度0.106mm

說明

芯片引腳位置焊錫高度0.014mm，芯片未浮起，芯片底部高度為0.106mm，錫膏高度要大于芯片底部高度才能保證焊接完好。

SEM檢測

說明

對底部焊接的位置進行SEM檢測，芯片與PCB之間焊錫有縫隙，焊錫未完全融合，IMC致密性差，高度5μm左右。

No.3 分析結(jié)果

通過X-ray、斷面分析以及SEM分析，判斷引起芯片底部焊接失效的原因主要有——

① 芯片底部存在錫少及疑似虛焊不良的現(xiàn)象；

② 芯片底部焊錫與PCB焊錫未完全融合的現(xiàn)象。而且，芯片焊接未浮起，芯片底部高度僅為0.106mm。只有當錫膏高度大于芯片底部高度時，才能保證焊接完好；

③ 芯片與PCB之間焊錫有縫隙，焊錫未完全融合，IMC致密性差，高度4-5μm左右；

根據(jù)以上綜合分析，造成芯片底部焊接虛焊的原因推測為：

1. 錫膏厚度不足導致底部焊接虛焊；

2.焊接時熱量不足導致焊錫液相時間不足。

No.4 改善方案

1. 建議實際測量錫膏高度（L）與芯片底部高度（A1）后進行調(diào)整；

2. 建議根據(jù)實際測量情況，適當調(diào)整芯片底部焊錫液相時間。

新陽檢測中心有話說：

本篇文章介紹了芯片底部焊接失效分析。如需轉(zhuǎn)載本篇文章，后臺私信獲取授權(quán)即可。若未經(jīng)授權(quán)轉(zhuǎn)載，我們將依法維護法定權(quán)利。原創(chuàng)不易，感謝支持！

新陽檢測中心將繼續(xù)分享關(guān)于PCB/PCBA、汽車電子及相關(guān)電子元器件失效分析、可靠性評價、真?zhèn)舞b別等方面的專業(yè)知識，點擊關(guān)注獲取更多知識分享與資訊信息。

審核編輯黃宇