我們的工作和生活已經(jīng)相當(dāng)智能了，但追求更智能的腳步永遠(yuǎn)不會(huì)停下……所以，究竟要怎樣才能變得更智能呢？如今的芯片能幫助我們完成這項(xiàng)任務(wù)嗎？

答案是：能！在聰明的開(kāi)發(fā)者不斷創(chuàng)新改變世界的同時(shí)，EDA專家也在幕后努力忙碌著攻克重大技術(shù)挑戰(zhàn)。本文將討論半導(dǎo)體和系統(tǒng)設(shè)計(jì)行業(yè)需要怎么做才能在未來(lái)十年繼續(xù)推動(dòng)創(chuàng)新。

AI推動(dòng)對(duì)新芯片架構(gòu)發(fā)展

回看2012年，當(dāng)時(shí)卷積神經(jīng)網(wǎng)絡(luò)（CNN）的概念很火，當(dāng)時(shí)一個(gè)現(xiàn)成的高端臺(tái)式機(jī)顯卡可擁有每秒1.6萬(wàn)億次的運(yùn)算能力來(lái)加速CNN。如今，憑借ML加速器和功能非常強(qiáng)大的AI處理器，我們正在進(jìn)入ExaFLOPS級(jí)領(lǐng)域（Exaflops超級(jí)計(jì)算機(jī)是每秒浮點(diǎn)運(yùn)算可達(dá)一百億億次的超級(jí)計(jì)算機(jī)，也被稱為頂級(jí)超級(jí)計(jì)算機(jī)），其中那些AI處理器擁有數(shù)十萬(wàn)個(gè)針對(duì)AI優(yōu)化的內(nèi)核來(lái)處理大型語(yǔ)言模型（LLM）。

這些Transformer神經(jīng)網(wǎng)絡(luò)非常龐大，涵蓋數(shù)千億個(gè)參數(shù)，經(jīng)過(guò)訓(xùn)練后還可用來(lái)撰寫文案、回答問(wèn)題以及處理語(yǔ)言翻譯等工作。它們還刺激了對(duì)領(lǐng)域?qū)Ｓ眉軜?gòu)的需求，并突出了軟硬件協(xié)同優(yōu)化對(duì)于未來(lái)實(shí)現(xiàn)可擴(kuò)展的AI系統(tǒng)的重要性。

考慮到ML模型的快速發(fā)展，開(kāi)發(fā)者們并不需要對(duì)底層硬件進(jìn)行大幅改進(jìn)。但在AI時(shí)代，性能需要每六個(gè)月就要翻一番才能跟上時(shí)代發(fā)展步伐，摩爾定律與之相比其實(shí)已經(jīng)遠(yuǎn)遠(yuǎn)落后，特別是在處理LLM方面更是如此。

• 處理能力挑戰(zhàn)：限制了訓(xùn)練計(jì)算量的擴(kuò)展

• 內(nèi)存挑戰(zhàn)：參數(shù)數(shù)量增長(zhǎng)速度遠(yuǎn)遠(yuǎn)超過(guò)了本地內(nèi)存的擴(kuò)展速度

• 帶寬挑戰(zhàn)：硬件遠(yuǎn)遠(yuǎn)超過(guò)了內(nèi)存和互連帶寬

I/O限制正在成為另一個(gè)制約因素，近年來(lái)，晶粒間互連方面的改善成效甚微。不過(guò)高密度集成和封裝技術(shù)的進(jìn)步，包括3D堆疊技術(shù)，都在幫助突破這些技術(shù)瓶頸，并為新的系統(tǒng)設(shè)計(jì)架構(gòu)鋪平道路，讓電子行業(yè)在下個(gè)十年里能不斷創(chuàng)新。

進(jìn)入埃米時(shí)代

芯片系統(tǒng)才是解決之道

未來(lái)將進(jìn)入埃米時(shí)代。片上系統(tǒng)（SoC）需要發(fā)展成芯片系統(tǒng)，即高度異質(zhì)的Multi-Die系統(tǒng)。到2030年，一個(gè)用于計(jì)算密集型應(yīng)用的典型系統(tǒng)將包括：多個(gè)芯片（有些相互堆疊）、計(jì)算資源、內(nèi)存，并且這些都位于同一個(gè)封裝內(nèi)。隨著先進(jìn)工藝節(jié)點(diǎn)的單位產(chǎn)量成本上升，該策略使設(shè)計(jì)團(tuán)隊(duì)能夠?yàn)樽酉到y(tǒng)逐一決定每個(gè)功能應(yīng)采用哪種工藝技術(shù)，從而實(shí)現(xiàn)其整體的系統(tǒng)性能和成本目標(biāo)。

構(gòu)建包含萬(wàn)億個(gè)晶體管的

埃米級(jí)設(shè)計(jì)需要什么？

埃米級(jí)談?wù)摰氖枪に嚰夹g(shù)的復(fù)雜性，而萬(wàn)億則涉及到功能的規(guī)模。要滿足這兩個(gè)方面的需求，首先需要重新思考構(gòu)建此類系統(tǒng)的整體設(shè)計(jì)方法，同時(shí)還要以更經(jīng)濟(jì)高效的方式提供出色的功耗、性能和面積（PPA）。為此，需要在單個(gè)晶粒層面和整個(gè)Multi-Die系統(tǒng)設(shè)計(jì)層面采用AI驅(qū)動(dòng)的強(qiáng)大超融合技術(shù)。

雖然芯片設(shè)計(jì)的這一演變是由基于AI的應(yīng)用以及超大規(guī)模數(shù)據(jù)中心和網(wǎng)絡(luò)市場(chǎng)推動(dòng)的，但很明顯，在幫助改進(jìn)這些Multi-Die系統(tǒng)的設(shè)計(jì)方法方面，AI的使用本身將是不可或缺的。將先進(jìn)智能集成到設(shè)計(jì)和驗(yàn)證流程中正在迅速成為未來(lái)的發(fā)展方向。超融合設(shè)計(jì)的成功離不開(kāi)一個(gè)融合流程，該流程將融合從RTL到GDSII的所有環(huán)節(jié)，并通過(guò)智能搜索空間優(yōu)化和ML驅(qū)動(dòng)的大數(shù)據(jù)設(shè)計(jì)分析得到增強(qiáng)。

采用整體性方法來(lái)

處理系統(tǒng)復(fù)雜性

縱觀全球半導(dǎo)體行業(yè)的發(fā)展軌跡，Multi-Die系統(tǒng)設(shè)計(jì)顯然將在未來(lái)幾年內(nèi)大幅增長(zhǎng)。雖然Multi-Die系統(tǒng)的設(shè)計(jì)流程目前還是相互脫節(jié)的，但為了迎接系統(tǒng)設(shè)計(jì)新時(shí)代，新思科技正在加大對(duì)Multi-Die技術(shù)的投資。

我們的全棧EDA方法采用靈活且可擴(kuò)展的集成解決方案，從架構(gòu)探索到設(shè)計(jì)、分析和簽核均有涉及，能夠?qū)崿F(xiàn)Multi-Die/封裝的協(xié)同設(shè)計(jì)。我們用于測(cè)試、驗(yàn)證和芯片生命周期管理（SLM）的Multi-Die解決方案具有智能功能，可以加快大規(guī)模的設(shè)計(jì)收斂，從而實(shí)現(xiàn)可靠、安全的運(yùn)行。我們廣泛的IP產(chǎn)品組合能夠?qū)崿F(xiàn)高帶寬、低延遲，并可以將所有重要的部分聯(lián)系在一起。

一直以來(lái)，半導(dǎo)體行業(yè)都是由單片SoC主導(dǎo)，如今單片SoC設(shè)計(jì)正在為萬(wàn)億晶體管級(jí)設(shè)計(jì)讓路。這些Multi-Die系統(tǒng)的加入需要全面探索，以及支持所有設(shè)計(jì)風(fēng)格的能力和規(guī)模。雖然這個(gè)要求很高，但新思科技已經(jīng)躍躍欲試，我們將繼續(xù)幫助開(kāi)發(fā)者定義和提供影響市場(chǎng)的獨(dú)特產(chǎn)品。