來源：《半導體芯科技》雜志12/1月刊

日月光半導體宣布FOCoS(Fan Out Chip on Substrate)扇出型基板上芯片封裝技術(shù)的最新進展，F(xiàn)OCoS為業(yè)界創(chuàng)新的系統(tǒng)級封裝整合技術(shù)，是VIPack?垂直互連整合封裝平臺的６大核心封裝技術(shù)之一員，包含兩種不同的工藝流程：Chip First (FOCoS-CF)和Chip Last(FOCoS-CL)，提供卓越的板級可靠性和電氣性能，可以滿足網(wǎng)絡(luò)和人工智能應(yīng)用整合的需求，提供更快、更大的數(shù)據(jù)吞吐量，以及更高效能的運算能力。FOCoS產(chǎn)品組合(FOCoS-CF和FOCoS-CL)這兩種解決方案都可將不同的芯片和覆晶組件封裝在高腳數(shù)BGA基板上，從而使系統(tǒng)和封裝架構(gòu)設(shè)計師能夠為其產(chǎn)品戰(zhàn)略、價值和上市時間，設(shè)計出最佳的封裝整合解決方案，滿足市場需求。

隨著高密度、高速和低延遲芯片互連的需求不斷增長，F(xiàn)OCoS解決方案突破了傳統(tǒng)覆晶封裝的局限性，可將多芯片或多個異質(zhì)小芯片(Chiplet)重組為扇出模塊后，再置于基板上，實現(xiàn)封裝級的系統(tǒng)整合。其中FOCoS-CF解決方案利用封膠體(Encapsulant)整合多個小芯片再加上重布線層(RDL)的工藝流程，有效改善芯片封裝交互作用(Chip Package Interaction , CPI)，在RDL制造階段降低芯片應(yīng)力上的風險及提供更好的高頻信號完整性，還可改善高階芯片設(shè)計規(guī)則，通過減少焊墊間距提高到現(xiàn)有10倍的I/O密度，同時可整合來自不同節(jié)點和不同晶圓廠的芯片，把握異質(zhì)整合的商機。FOCoS-CL方案則是先分開制造RDL，再整合多個小芯片的工藝流程，有助于解決傳統(tǒng)晶圓級工藝流程因為RDL的不良率所造成的額外芯片的損失問題，數(shù)據(jù)顯示FOCoS-CL對于整合高帶寬內(nèi)存(HBM)特別有效益，這也是極其重要的技術(shù)領(lǐng)域，能夠優(yōu)化功率效率并節(jié)省空間，隨著HPC、服務(wù)器和網(wǎng)絡(luò)市場對HBM的需求持續(xù)增長，F(xiàn)OCoS-CL提供的性能和空間優(yōu)勢會越來越明顯。

值得強調(diào)的是FOCoS封裝技術(shù)的小芯片整合，可整合多達五層的RDL互連，具有L/S為1.5/1.5μm的細線/距以及大尺寸的扇出模塊(34x50mm2)。還提供廣泛的產(chǎn)品整合方案，例如整合HBM的ASIC，以及整合SerDes的ASIC，可廣泛應(yīng)用于HPC、網(wǎng)絡(luò)、人工智能/機器學習(AI/ML)和云端等不同領(lǐng)域。此外，由于不需要硅中介層并降低了寄生電容，F(xiàn)OCoS展現(xiàn)了比2.5D硅通孔更好的電性性能和更低的成本。

FOCoS-CF和FOCoS-CL是日月光在VIPack?平臺提供的先進封裝解決方案系列之一，VIPack?是一個根據(jù)產(chǎn)業(yè)藍圖協(xié)同合作的可擴展平臺。

誠邀各企業(yè)參與2023年2月23日，晶芯研討會開年首場會議將以“先進封裝與鍵合技術(shù)駛?cè)氚l(fā)展快車道”為主題，邀請產(chǎn)業(yè)鏈代表領(lǐng)袖和專家，從先進封裝、鍵合設(shè)備、材料、工藝技術(shù)等多角度，探討先進封裝與鍵合工藝技術(shù)等解決方案。點擊跳轉(zhuǎn)報名鏈接：http://w.lwc.cn/s/VnuEjy

深圳芯盛會

3月9日，與行業(yè)大咖“零距離”接觸的機遇即將到來，半導體業(yè)內(nèi)封裝專家將齊聚深圳，CHIP China晶芯研討會誠邀您蒞臨“拓展摩爾定律-半導體先進封裝技術(shù)發(fā)展與促進大會”現(xiàn)場，一起共研共享，探索“芯”未來！點擊鏈接，了解詳情：http://w.lwc.cn/s/M3INb2

審核編輯黃宇