本設計文檔其余部分引用的布線示例將使用含有源極開爾文連接引腳的 GaNFET 封裝。

VDD 引腳應有兩個盡可能靠近 VDD 引腳放置的陶瓷電容。如圖 7 所示，較低值的高頻旁路電容（通常為 0.1 μF）應與第二個并聯(lián)電容（1 μF）一起放在最靠近 VDD 引腳的位置。

圖1. NCP51820 VDD 電容布局和布線

所有走線須盡可能短而直?？梢允褂眠^孔，因為 VDD 電流相對較低。SGND 返回平面對于其屏蔽特性以及讓所有信號側接地回路保持相同電位很有好處，建議使用。SGND 平面位于第 2 層，使其靠近信號側元器件和 NCP51820。所有信號側元器件都放在 SGND 平面上，并通過過孔連接。VDD 引腳和 VDD 電容之間應建立直接連接，最好使用過孔作為 SGND 平面的返回連接。

如圖1所示，兩個 VDD 電容的接地連接并在一起，并通過單個過孔連接到 SGND 平面。如果可能，最好使用不間斷的實心 SGND 接地平面，以免形成接地環(huán)路。建議將“安靜”的 SGND 平面延伸到 NCP51820 下方，以幫助屏蔽驅動器 IC，使其不受噪聲影響。注意在圖1中，SGND 平面沒有延伸到 NCP51820 柵極驅動器輸出引腳下方。這是有意為之，目的是避免噪聲從柵極驅動 di/dt 峰值拉電流和灌電流耦合到 SGND 平面中。

VBST 電容應盡可能靠近 VBST 引腳放置。VBST 電容返回引腳應連接到 GaNFET 的驅動器 SW 引腳、VDDH 返回引腳和源極開爾文引腳。每個連接都是通過過孔接到 HS 柵極返回平面，如圖2所示。務必注意，不應從功率級開關節(jié)點接回到 NCP51820。請勿將 VBST 電容連接到功率級開關節(jié)點?！伴_關節(jié)點”的唯一連接是通過 HS GaNFET 源極開爾文引腳。

HS 柵極返回平面的設計應注意，不得與功率級開關節(jié)點發(fā)生重疊或相互作用。同樣，LS 柵極返回平面的設計應注意，不得與 LS GaNFET 電源地發(fā)生重疊或相互作用。請勿將 SGND 平面放在 VBST 二極管或 VBST 電容下方，因為 VBST 二極管的陰極上存在高 dV/dt，它可能會將噪聲注入 SGND 平面。

圖2. NCP51820 VBST 電容和二極管、VDDH 和 VDDL 電容

VDDH 電容應盡可能靠近 VDDH 引腳放置。如圖2所示，VDDH 電容返回引腳應通過過孔連接到 HS 柵極返回平面（與 VBST 電容共用一個雙過孔連接）。

VDDL 電容應盡可能靠近 VDDL 引腳放置。如圖2所示，VDDL 電容返回引腳應通過過孔連接到 LS 柵極返回平面。VDDL 電容返回引腳必須連接到驅動器上的 PGND 引腳。VDDL 電容返回引腳通過過孔連接到 LS 柵極返回平面，該平面也通過過孔連接到驅動器 PGND 引腳。

由于柵極驅動電流峰值很高，并且為了降低過孔寄生電感，VBST、VDDH 和 VDDL 需要多個過孔。在此示例中，每個 GaNFET 柵極返回連接使用四個過孔。這是一個合理的折衷考慮，一方面能在 NCP51820 柵極驅動器返回引腳與 GaNFET 返回引腳之間獲得低阻抗連接，另一方面能保持實心返回平面和良好的屏蔽完整性。如果可能，最好使用導電材料填充的過孔，因為其相關電感更低。

當 NCP51820 向 HS GaNFET 柵極提供電流時，該柵極電流來自 VDDH 調節(jié)器旁路電容中儲存的電荷。如圖3所示，拉電流流經 HO 驅動器源極阻抗和柵源電阻，進入 GaNFET 柵極。然后，電流從 GaNFET 源極開爾文引腳返回，又回到 VDDH 旁路電容。

圖3. 高壓側柵極驅動拉電流

當 NCP51820 從 HS GaNFET 吸收電流時，該電流來自柵源電容中儲存的能量。如圖4所示，灌電流從 HS GaNFET 柵極流出，經過柵極灌電流電阻、HO SINK 驅動器阻抗和 SW 引腳，回到 GaNFET 源極開爾文引腳。

圖4. 高壓側柵極驅動灌電流

當 NCP51820 向 LS GaNFET 柵極提供電流時，該柵極電流來自 VDDL 調節(jié)器旁路電容中儲存的電荷。如圖5所示，拉電流流經 LO 驅動器源極阻抗和柵源電阻，進入 GaNFET 柵極。然后，電流從 GaNFET 源極開爾文引腳返回，又回到 VDDL 旁路電容。

圖5. 低壓側柵極驅動拉電流

當 NCP51820 從 LS GaNFET 吸收電流時，該電流來自柵源電容中儲存的能量。如圖6所示，灌電流從 LS GaNFET 柵極流出，經過柵極灌電流電阻、LO SINK 驅動器阻抗和 PGND 引腳，回到 GaNFET 源極開爾文引腳。

圖6. 低壓側柵極驅動灌電流

GaNFET 能以高開關頻率工作，漏源切換期間會出現(xiàn)高 dV/dt（100 V/ns 及更高）。GaN 的柵源導通閾值較低 (<2 V)，因此柵極驅動拉電流和灌電流路徑必須盡可能保持短而直，以減輕走線寄生電感的不良影響。柵極環(huán)路中的過大寄生電感可能導致超過柵源閾值電壓的柵極振蕩或高頻振鈴。柵極驅動和返回路徑中的過孔只有在絕對必要時才應使用。最好使用導電材料填充的過孔，因為每個這種過孔的電感要小得多。在柵極電阻和相關布線下方使用載流返回平面，以在拉電流和灌電流路徑正下方提供一個返回路徑，有助于減少環(huán)路電感。

NCP51820 高壓側和低壓側驅動在內部相互隔離。對于高壓端，SW 引腳必須與功率開關節(jié)點隔離，以防止開關噪聲注入柵極驅動路徑，并且它只能連接到高壓側 GaNFET 上的 SK 引腳。源極開爾文引腳和電源引腳之間的開爾文連接是 NCP51820 SW 引腳和功率級開關節(jié)點之間的唯一電氣連接，如圖3和圖4所示。同樣，低壓側柵極驅動的布線應使 NCP51820 PGND 引腳與功率級 PGND 隔離，并且只能連接到低壓側 GaNFET 的 SK。設計目標是避免電源 PGND 噪聲注入低壓側柵極驅動路徑。在低壓側 GaNFET 內部，SK 引腳和電源引腳之間存在開爾文連接，它是 NCP51820 PGND 和電源 PGND 之間的實際連接，如圖5和圖6所示。

在設計允許的范圍內，HS 和 LS 柵極走線的長度應盡可能相等。這有助于確保兩個 GaNFET 具有相似的柵極驅動阻抗。高壓側和低壓側 GaNFET 交錯對齊具有雙重作用：一是使得柵極驅動布線接近對稱且等距，二是允許使用更大、更高電流的功率開關節(jié)點銅觸點。

最好將 HS 和 LS 返回平面分配至第 2 層，并將它們直接放置在柵極驅動電阻和走線下方，這樣有助于減少柵極驅動環(huán)路電感。對于高壓側 GaNFET，由于 VDDH 旁路電容返回引腳和 NCP51820 SW 引腳被 HO 拉電流和 HO 灌電流走線分開，因此可以使用無填充的過孔通過 HS 柵極返回平面連接到 GaNFET 的源極開爾文引腳。建議使用多個過孔以幫助減少過孔電感。請注意，柵極驅動電流路徑與功率開關節(jié)點電流路徑隔離，盡可能避免主電流路徑中的噪聲注入柵極驅動電流路徑。

對于低壓側 GaNFET，由于 VDDL 旁路電容返回引腳和 NCP51820 PGND 引腳被 LO 拉電流和 LO 灌電流走線分開，因此可以使用無填充的過孔通過 LS 柵極返回平面連接到 GaNFET 的源極開爾文引腳。建議使用多個過孔以幫助減少過孔寄生電感。請注意，柵極驅動電流路徑與電源 PGND 電流路徑隔離，盡可能避免主電流路徑中的噪聲注入柵極驅動電流路徑。

SGND 是所有內部控制邏輯和數字輸入接地。在內部，SGND 和 PGND 引腳相互隔離。PGND 用作低壓側柵極驅動和返回基準。

對于半橋電源拓撲或任何使用電流檢測變壓器的應用，NCP51820 SGND 和 PGND 應在 PCB 上連接在一起。在此類應用中，建議在 PCB 上通過一條低阻抗短走線將 SGND 和 PGND 引腳連接在一起，并且讓它們盡可能靠近 NCP51820。NCP51820 正下方是建立 SGND 至 PGND 連接的理想位置，如圖7所示。

圖7. PGND 至 SGND，0 Ω 單點連接

對于低功耗應用，例如有源箝位反激式或正激式轉換器，通常會在低壓側 GaN FET 源極支路中使用一個電流檢測電阻 RCS。在此類應用中，NCP51820 PGND 和 SGND 引腳不得在 PCB 上連接，因為 RCS 會通過此連接短路。NCP51820 低壓側驅動電路能夠承受 -3.5 V 至 +3.5 V 的共模電壓。大多數電流檢測電壓信號小于 1 V，因此低壓側驅動級很容易“浮動”到電流檢測所產生的電壓 VRCS 以上。如圖8所示，整個低壓側柵極驅動浮動到 VRCS 以上。這一點很重要，因為它確保柵極驅動幅度不會有損失，因此完整的 VDDL 電壓會出現(xiàn)在低壓側 GaN FET 柵源端子。

按照上文所述布置電路時，連接到 NCP51820 HIN 和 LIN 的控制器 HO/LO 路徑必須返回到控制器 GND 以形成完整電路。因此，NCP51820 SGND 和控制器 GND 必須相連。這是通過使用過孔將 NCP51820 SGND 和控制器 GND 連接到 SGND 平面來實現(xiàn)的，如圖 14 所示。SGND 平面僅用于信號和信號側 VDD 返回，也會充當信號的屏蔽層。VRCS 返回引腳還必須連接到控制器 GND，這應該使用單條低阻抗走線來完成，該走線應盡可能靠近 VRCS 走線（或位于其下方）。這會將功率級 PGND 單點連接到 SGND，并將功率級 PGND 上的高 dV/dt 和 di/dt 與 SGND 平面隔離開來。

圖8. LS 柵極返回隔離和 VRCS 連接

在利用 NCP51820 驅動 GaNFET 的半橋功率級布局中使用了本文介紹的 PCB 設計技術。

圖9. 650 V，18 A，HEMT，GaNFET，350 V，10 APK

圖9顯示了驅動兩個 650 V、18 A、90 mΩ GaNFET 的穩(wěn)態(tài)波形。通道 1（黃色）是高壓側柵源電壓，通道 2（紅色）是低壓側柵源電壓，通道 3（藍色）是開關節(jié)點電壓（低壓側 GaN VDS），通道 4（綠色）是電感電流。高壓側柵源電壓（通道 1，黃色）顯示存在輕微過沖和欠沖，這是使用高壓探針測量低壓浮動信號（在柵極和功率開關節(jié)點之間測量）的附帶結果。通道 2（紅色）顯示了柵源電壓的“更真實”測量結果，其中低壓側 GaNFET 柵源電壓在柵極和 PGND 之間測得?？梢钥吹?，柵極驅動邊沿非常銳利且干凈。同樣，開關節(jié)點電壓（通道 3，藍色）沒有振鈴、過沖或欠沖。

圖10. 600 V，26 A，HEMT，GIT，GaNFET，dV/dt = 75 V/ns，320 V，20 APK

圖10所示波形是驅動兩個 HEMT、GIT、600 V、26 A、56 mΩ GaNFET 的結果，其電流能力比圖9中使用的器件要高。要實現(xiàn)高 dV/dt，需要相當大的漏極電流 ID。例如，所示測量是在 ID = 20 APK 下進行的，導致實測 VDS dV/dt = 75 V/ns。三角形峰值電感電流顯示為純直流，這是進行此測量所需的時基 (2 ns/div) 造成的。VSW 波形的 100 V 欠沖是用于顯示高 dV/dt 的測量技術的結果，在開關節(jié)點上并不真正存在。

在高電壓、高頻率 PCB 設計中，為了成功運用寬禁帶半導體，需要更好地了解寄生電感和電容的負面影響。透徹理解電氣返回平面、屏蔽、電流分離、隔離和精心布線的重要性，對于充分發(fā)揮 GaN 技術的性能優(yōu)勢至關重要。本文重點說明在利用 NCP51820 驅動高速電源拓撲中使用的 GaN 功率開關設計中，實現(xiàn)成功設計必須采用的重要 PCB 設計準則。這些技術已通過實測波形得到了驗證，表明其能夠獲得出色的結果。

點個星標，茫茫人海也能一眼看到我

別著急走，記得點贊和在看