晶圓鍵合技術(shù)正得到越來越多的關(guān)注。

先進(jìn)封裝大概可以分為兩大類趨勢：一個是小芯片（chiplet）。

小芯片將傳統(tǒng)上較大型的集成電路分拆成許多較小的功能模組，先個別予以優(yōu)化，再使用這些已優(yōu)化的小芯片組織新的次系統(tǒng)。這樣可以重復(fù)使用IP，大幅加速產(chǎn)品設(shè)計的速度以及降低設(shè)計成本。

至于各個小芯片之間的連接，依靠底下中介層（interposer）內(nèi)的金屬連線。此連線的密度當(dāng)然遠(yuǎn)高于傳統(tǒng)的線路板或封裝I/O所能支援的密度，大幅增加線路運(yùn)作頻寬（bandwidth）、增大平行運(yùn)算的操作空間。

另一個方向自然是異構(gòu)集成（heterogeneous integration）。

將不同制程或不同材料的芯片堆疊在一起，以整合方式提升、擴(kuò)充組裝元件的功能。除了已經(jīng)商業(yè)化的方法外，基本上有芯片－晶圓（Chip-on-Wafer；CoW）及晶圓－晶圓（Wafer-on-Wafer；WoW）等兩種鍵合形態(tài)。二者在鍵合后都需要再切割晶粒，但是也有例外。CoW程序較復(fù)雜，所以WoW可能早些普及。

晶圓間鍵合的技術(shù)又有很多種，現(xiàn)在已經(jīng)進(jìn)入商業(yè)化的技術(shù)之一是“銅－銅混合鍵合”（Cu-Cu hybrid bonding），這也是本文討論的主題。

銅－銅混合鍵合技術(shù)是將兩片欲鍵合在一起的晶圓，各自完成制程最后一步的金屬連線層，此層上只有兩種材質(zhì)：銅及介電質(zhì)。介電質(zhì)可以是氧化硅或高分子材料，二者各有優(yōu)缺點(diǎn)，使用何種物質(zhì)依制程需要而定。由于晶圓鍵合時牽涉到銅及介電質(zhì)兩種材料介面，所以稱之為混合鍵合。

兩片晶圓面對面鍵合時是銅金屬對銅金屬、介電值對介電質(zhì)，兩邊鍵合介面的形狀、位置完全相同，晶粒大小形狀也必須一樣。所以使用混合鍵合先進(jìn)封裝技術(shù)的次系統(tǒng)產(chǎn)品各成分元件必須從產(chǎn)品設(shè)計、線路設(shè)計時就開始共同協(xié)作。

混合鍵合制造約略如下：兩邊晶圓在完成最上層的金屬制造后，經(jīng)化學(xué)機(jī)械研磨（Chemical-Mechanical Polishing；CMP）及清洗后，兩片晶圓面對面對齊（alignment）。介電質(zhì)先經(jīng)離子活化（ion activation），兩邊介電質(zhì)接觸后產(chǎn)生共價鍵。兩邊銅的表面原先較介電質(zhì)稍低，在退火（annealing）時因膨脹系數(shù)較介電質(zhì)為大而增高接合，兩邊銅離子因相互擴(kuò)散（diffusion）進(jìn)入對方而形成密切的永久性接合。

晶圓平坦化（planarization）不足、殘留粒子、對齊誤差及金屬介面孔隙（void）等均有可能影響元件特性或失效。

目前混合鍵合機(jī)臺已有多家設(shè)備廠商投入量產(chǎn)。如EVG、SUSS MicroTech、TEL、AML等，典型機(jī)臺如EVG的Gimini系列。由于現(xiàn)代設(shè)備廠商在銷售機(jī)臺時多附有機(jī)臺相關(guān)之基礎(chǔ)制程，混合鍵合制程的開發(fā)通常不算是嚴(yán)峻的挑戰(zhàn)。

目前銅混合鍵合的封裝制程良率已經(jīng)可以到達(dá)一般后段封裝的典型良率99%以上。一部分原因是于此技術(shù)的累積發(fā)展與已經(jīng)商業(yè)化的機(jī)臺設(shè)備同步，但是更重要的原因是兩邊芯片的設(shè)計團(tuán)隊(duì)期前的設(shè)計溝通，在重復(fù)單元區(qū)留下適度的冗余（redundancy），當(dāng)鍵合時發(fā)生缺陷時，有足夠的空間來使用。

混合鍵合的最大特色是芯片對外連接金屬墊（metal pad）的尺度是“半導(dǎo)體制程級”的。相較于之前用于中介板的微凸塊（microbump）間距40um，混合鍵合的鍵合間距可以小達(dá)1～2um，限制尺寸的原因主要來自于對齊的精確程度，還有進(jìn)一步改善的空間。

這樣的鍵合間距代表每平方公分芯片面積可以承擔(dān)百萬個連接，這比任何既存的封裝方式都有幾個數(shù)量級的提升。

連線鍵合數(shù)目愈多意味著兩個芯片之間容許更高頻寬的溝通，有利于平行運(yùn)算，也容許較高電流。功能模組之間的連線也較尋常方式更短，所以速度快、噪音低、功耗也較小。另外混合鍵合本來就是異構(gòu)集成、3D堆疊先進(jìn)封裝中的一種方法，所以二者的優(yōu)點(diǎn)也自然都有。

商業(yè)應(yīng)用混合鍵合的半導(dǎo)體產(chǎn)品，首先是Sony的CIS。CIS有幾個組成部分：畫素陣列（pixel array）、類比數(shù)位轉(zhuǎn)換器（Analog-to-Digital Converter；ADC）、影像訊號處理器（Image Signal Processor；ISP）。畫素陣列基本上是1層多晶硅（polysilicon）與5層金屬的制造；ADC與ISP則是1層多晶硅與10層金屬的制程，二者的制程差距甚遠(yuǎn)，符合“異質(zhì)”特征，應(yīng)該分別制造。二者的3D芯片堆疊還能縮小鏡頭尺寸，所以Sony早在2016年就將分別制造的畫素陣列晶圓與ADC+ISP晶圓混合鍵合，替代原來在同一芯片的設(shè)計制造。

由于混合鍵合大幅增加金屬連線密度，使得ADC可以平行處理畫素，大幅提升畫面處理的能力，譬如全域快門（global shutter）、影片的每秒幀數(shù)（frame per second）等。目前的設(shè)計趨勢是向每個畫素都有獨(dú)立的ADC方向邁進(jìn)。

進(jìn)一步的工作是將DRAM也加入CIS的3D堆疊，做為畫素處理的緩沖存儲器（buffer memory）。Sony和三星電子（Samsung Electronics）都有此設(shè)計，只是DRAM堆疊位置不一。影像在車輛的應(yīng)用，譬如用來偵測前方物體距離的時差測距（Time of Flight；ToF）的單光子雪崩探測器（Single Photon Avalanche Detector；SPAD）；或在工業(yè)的應(yīng)用，譬如機(jī)器視覺（machine vision），都可能需要再加入能執(zhí)行邊緣計算（edge computing）芯片。CIS啟動混合鍵合的商業(yè)應(yīng)用，歷史較長，較長遠(yuǎn)的應(yīng)用規(guī)劃也漸入視野。

另外一個也進(jìn)入商業(yè)量產(chǎn)的應(yīng)用是3D NAND。平面NAND的存儲器細(xì)胞陣列（memory cell array）與其他邏輯線路－包括微控制器（microcontroller）、位址寄存器（address register）等，是放在同一芯片上的。

3D NAND 的存儲器細(xì)胞陣列持續(xù)往3D方向堆疊，但是邏輯線路上方卻空無一物，嚴(yán)重浪費(fèi)珍貴的芯片內(nèi)部空間（real estate）。

所以長江儲存首先以XtackingTM技術(shù)將邏輯線路部分以混合金鍵合方式置于存儲器細(xì)胞陣列之下，大幅提高芯片內(nèi)部面積使用效率。其他公司后來也采取類似方法。不過在此例中，金屬墊的密度不需要特別地高。

混合鍵合技術(shù)的新應(yīng)用中，最引人注目的當(dāng)屬高效能計算（High Performance Computing；HPC）。HPC在晶圓代工的產(chǎn)能中占據(jù)最顯著的分量。

HPC架構(gòu)主體主要含處理器和存儲器。處理器通常以最先進(jìn)的邏輯制程制造，但是存儲器（DRAM）的制程進(jìn)展較邏輯制程緩慢，這個就產(chǎn)生落差。

兩者之間溝通落差限制整體表現(xiàn)，而且制程也截然不同，屬于“異質(zhì)”。

解決兩者之間效能落差的方法之一是利用平行處理?，F(xiàn)在的處理器通常具有多個數(shù)量的內(nèi)核（cores），每個內(nèi)核需要支援其運(yùn)作的個別存儲器。數(shù)量如此多的內(nèi)核－存儲器之間的連線需要多個I/O節(jié)點(diǎn)以及高頻寬，這就是十年前開始出現(xiàn)高頻寬存儲器（High Bandwidth Memory；HBM）需求的驅(qū)動原因。

HBM是用2.5D封裝技術(shù)將CPU與超過8個DRAM堆疊封裝，其處理器與存儲器之間的連接是透過芯片的微鍵（microbond）連接底下中介層的金屬線至另外的芯片，如此一來I/O與連線的密度都可以大幅增加。

對于常用于AI常用的GPU芯片，其內(nèi)核的功能比較專一，所以每個內(nèi)核的面積較小，一個芯片里內(nèi)核的數(shù)目動輒上千。每個內(nèi)核所需要對應(yīng)存儲器容量不需要很大，但是因?yàn)閮?nèi)核與存儲器的數(shù)目有數(shù)量級的提升，連線及I/O的數(shù)目要求更高，此時銅混合鍵合就能提供其所需要的效能。

這個應(yīng)用也是目前多家代工廠、DRAM廠的技術(shù)及業(yè)務(wù)能力擴(kuò)展方向。

2022年3月Graphcore發(fā)布于臺積電造的Bow IPU號稱是世界第一個3D WoW處理器，利用到的是混合鍵合的另一種優(yōu)勢。兩片晶圓一邊是AI處理器及其協(xié)作的存儲器，主要包括1,47兩個IPU（Intelligent Processor Unit，Graphcore為其處理器的命名）以及與各IPU協(xié)作的獨(dú)立900MB的分散式SRAM；另一個芯片負(fù)責(zé)提供電源。如此結(jié)構(gòu)設(shè)計，Graphcore宣稱可以提升效能40%以及節(jié)省功耗16%。

AMD最近的Ryzen系列也因?yàn)椴煌脑虿扇』旌湘I合技術(shù)，雖然使用的是CoW的技術(shù)，而非WoW。AMD將CPU中面積較大的L3 cache單獨(dú)拿出并擴(kuò)增容量、單獨(dú)生產(chǎn)，在不增加CPU系統(tǒng)面積的情況下，增加可用的SRAM容量，減少一般數(shù)據(jù)處理必須傳送到DRAM的需求，因而提升速度、減少功耗。

其他混合鍵合的應(yīng)用現(xiàn)在可預(yù)見的還包括無線通信、AIoT、PMIC等。在混合鍵合的制造成本下降后，應(yīng)用領(lǐng)域還有可能延拓得更廣泛。從芯片異質(zhì)整合、效能提升、減少功耗、縮小面積等的幾個優(yōu)點(diǎn)考量，只要混合鍵合的成本下降至各優(yōu)點(diǎn)的價值臨界點(diǎn)后，技術(shù)的采用將會一一浮現(xiàn)。學(xué)習(xí)已經(jīng)商業(yè)化的、正在醞釀中的應(yīng)用并且分析其得失，是尋找新應(yīng)用的必要學(xué)習(xí)過程。

晶圓鍵合是近十幾年快速發(fā)展起來的新興半導(dǎo)體加工技術(shù)，在MEMS，CIS和存儲芯片等領(lǐng)域有著重要的應(yīng)用，得到越來越多的關(guān)注。

審核編輯 ：李倩