如下圖所示,UVM中的TLM接口為組件之間Transaction的發(fā)送和接收提供了一套統(tǒng)一的通信方法。
一個(gè)簡(jiǎn)單的transaction-level 驗(yàn)證環(huán)境的基本組成部分是:
一個(gè)激勵(lì)發(fā)生器(sequencer),用于創(chuàng)建 transaction-level激勵(lì)到DUT。
一個(gè)driver將這些transactions轉(zhuǎn)換為DUT接口的信號(hào)級(jí)激勵(lì)。
一個(gè)monitor來識(shí)別DUT接口上的信號(hào)級(jí)行為,并將其轉(zhuǎn)換為transactions。
一個(gè)analysis component,如coverage collector或scoreboard,以“分析”transactions。
正如我們看到的,UVM中TLM接口使得驗(yàn)證組件可以非常輕松地復(fù)用,而不考慮其內(nèi)部實(shí)現(xiàn)。
上圖中各個(gè)驗(yàn)證組件進(jìn)一步組合成驗(yàn)證組件agent。UVM agent是一個(gè)封裝了Sequencer,Driver和Monitor的驗(yàn)證組件,它實(shí)例化這些組件并通過TLM接口連接。由于UVM的可配置性,agent還可以具有配置選項(xiàng),例如UVM 的類型(主動(dòng)/被動(dòng)),是否打開功能覆蓋率收集等功能的旋鈕以及其他類似參數(shù)。
驗(yàn)證環(huán)境開發(fā)者不是單獨(dú)復(fù)用這些low-level的驗(yàn)證組件,而是復(fù)用整個(gè)agent,更容易形成一致的架構(gòu),更容易學(xué)習(xí)、 使用和配置。
審核編輯:劉清
-
發(fā)生器
+關(guān)注
關(guān)注
4文章
1404瀏覽量
62803 -
UVM
+關(guān)注
關(guān)注
0文章
182瀏覽量
19528 -
TLM
+關(guān)注
關(guān)注
1文章
33瀏覽量
24966 -
DUT
+關(guān)注
關(guān)注
0文章
190瀏覽量
12946
原文標(biāo)題:UVM Transaction-Level 驗(yàn)證組件
文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
IC驗(yàn)證"UVM驗(yàn)證平臺(tái)"組成(三)
IC驗(yàn)證"一個(gè)簡(jiǎn)單的UVM驗(yàn)證平臺(tái)"是如何搭建的(六)
數(shù)字IC驗(yàn)證之“什么是UVM”“UVM的特點(diǎn)”“UVM提供哪些資源”(2)連載中...
數(shù)字IC驗(yàn)證之“構(gòu)成uvm測(cè)試平臺(tái)的主要組件”(4)連載中...
數(shù)字IC驗(yàn)證之“搭建一個(gè)可以運(yùn)行的uvm測(cè)試平臺(tái)”(5)連載中...
基于UVM的驗(yàn)證平臺(tái)設(shè)計(jì)研究
UVM驗(yàn)證平臺(tái)執(zhí)行硬件加速

ASIC芯片設(shè)計(jì)之UVM驗(yàn)證
UVM Transaction-Level Modeling (TLM)概述
典型的UVM Testbench架構(gòu)

UVM Transaction-Level Modeling (TLM)介紹
驗(yàn)證組件配置參數(shù)

數(shù)字IC驗(yàn)證之基本的TLM通信

評(píng)論