SoC，系統(tǒng)級芯片，汽車系統(tǒng)級SoC主要面向兩個領(lǐng)域，一是駕駛艙，二是智能駕駛，兩者的界限現(xiàn)在越來越模糊。隨著汽車電子架構(gòu)的演進(jìn)，新出現(xiàn)了網(wǎng)關(guān)SoC，典型的代表是NXP的S32G274A。通常網(wǎng)關(guān)SoC不需要太強(qiáng)算力，不過S32G274A有4個Cortex-A53內(nèi)核，達(dá)到低端座艙的水準(zhǔn)。

英偉達(dá)Orin的內(nèi)部框架圖

Orin是一個典型的智能駕駛SoC，包含存儲管理、外圍、CPU、GPU和加速器。CPU、GPU、AI加速器以及連接子系統(tǒng)的總線或片上網(wǎng)絡(luò)(NoC)是SoC的核心，因此本文將對應(yīng)這四個部分分四個章節(jié)帶大家深入了解汽車SoC。目錄如下：

汽車SoC定義

廣義而言，汽車領(lǐng)域算力稍強(qiáng)（2K DMIPS以上）的MCU都可算是SoC。

平均每輛車23個SoC

上圖是SoC IP供應(yīng)商Arteris 的IPO材料，Arteris認(rèn)為平均每輛車有23個SoC。

一個典型的SoC結(jié)構(gòu)包括以下部分：

1.至少一個微處理器(MPU)或數(shù)字信號處理器(DSP)，但也可以有多個處理器內(nèi)核;

2.存儲器可以是RAM、ROM、EEPROM和閃存中的一種或多種;

3.一種振蕩器及鎖相環(huán)電路，用以提供時間脈沖信號；包括計(jì)數(shù)器及計(jì)時器，外設(shè)電源電路；

4.各種標(biāo)準(zhǔn)的連線接口，如USB、火線、以太網(wǎng)、通用異步收發(fā)和序列周邊接口等;

5.電壓調(diào)理電路及穩(wěn)壓器。

SoC設(shè)計(jì)流程

SoC設(shè)計(jì)流程

個整體系統(tǒng)級芯片主要包括硬件與軟件兩個方面，軟件方面用來控制硬件方面的微控制器，微處理器或者數(shù)字信號處理器內(nèi)核及外部設(shè)備與界面。系統(tǒng)級芯片設(shè)計(jì)過程主要為其軟硬件協(xié)同設(shè)計(jì)。

隨著系統(tǒng)級芯片集成度的不斷提高，設(shè)計(jì)工程師不得不盡量采用可復(fù)用設(shè)計(jì)思想。當(dāng)今大多數(shù)SoC采用預(yù)定義的IP核（它由軟核，硬核，固核等組成），以重用設(shè)計(jì)的方式完成快速設(shè)計(jì)。軟件開發(fā)中，協(xié)議棧作為重要概念被用于驅(qū)動USB和其它行業(yè)標(biāo)準(zhǔn)接口。在硬件設(shè)計(jì)中，設(shè)計(jì)人員常用EDA工具把已設(shè)計(jì)（或者購買）IP核進(jìn)行連接，并把各個子功能模塊整合到集成開發(fā)環(huán)境中（IDE）。

芯片設(shè)計(jì)送晶圓廠流片生產(chǎn)前，設(shè)計(jì)者要用不同的方法驗(yàn)證芯片的邏輯功能。仿真與驗(yàn)證是SoC設(shè)計(jì)流程中最復(fù)雜、最耗時的環(huán)節(jié)，約占整個芯片開發(fā)周期的50%~80%，采用先進(jìn)的設(shè)計(jì)與仿真驗(yàn)證方法已成為SoC設(shè)計(jì)成功的關(guān)鍵。

車規(guī)認(rèn)證之AEC-Q100

汽車電子委員會(AEC- Automotive Electronics Council)由克萊斯勒(Chrysler) 、福特(Ford) 和通用汽車公司(General Motors)成立，旨在制定電氣元件的通用質(zhì)量標(biāo)準(zhǔn)。第一版AEC標(biāo)準(zhǔn)是1994年推出的，100針對集成電路，101針對分離元件，102針對光電元件，104針對MCM模塊，200針對被動元件。

AEC-Q100標(biāo)準(zhǔn)地位

AEC-Q100作為目前應(yīng)用最為廣泛和基本的車規(guī)級，它近乎強(qiáng)制，而功能安全并非強(qiáng)制，僅為建議性。

AEC-Q100 環(huán)境運(yùn)行溫度范圍標(biāo)準(zhǔn)

溫度范圍是AEC-Q100核心標(biāo)準(zhǔn)之一。

AEC-Q100 關(guān)鍵測試類別包括：

1） AcceleratedEnvironment Stress （加速環(huán)境壓力）

2） Accelerate LifetimeSimulation （加速壽命仿真）

3） Packaging/Assembly （封裝/組裝）

4） Die Fabrication （芯片制程）

5） ElectricalVerification （電氣驗(yàn)證）

6） Defect Screening （不良品篩選）

7） Cavity PackageIntegrity （腔體封裝完整性）

AEC-Q100測試流程及說明

AEC-Q100認(rèn)證流程

AEC-Q100環(huán)境壓力測試

AEC-Q100 加速壽命模擬測試

AEC-Q100封裝完整性測試

最為有趣的就是D，目前尚無測試標(biāo)準(zhǔn)與方法，多集中在芯片制造領(lǐng)域，這也許是由于芯片制造領(lǐng)域改變過快等原因造成，所以AEC-Q100僅提出測試項(xiàng)，即電遷移即EM，通過介質(zhì)穿透TDDB，熱載流子注入HCI，負(fù)偏壓溫度不穩(wěn)定性NBTI和壓力遷移SM。測試標(biāo)準(zhǔn)與方法均為空白，AEC委員會附加說明The data, test method, calculations and internal criteria should beavailable to the user upon request for new technologies.意思就是用戶看著辦吧。

AEC-Q100電特性測試

AEC-Q100 F與G組測試