為了在尺寸更小的設(shè)備中提供更多功能，異構(gòu)集成技術(shù)應(yīng)運而生，試圖將各種半導體器件與先進的互連、電子封裝結(jié)合，應(yīng)用于新一代產(chǎn)品中。系統(tǒng)、集成電路、分立元件、層壓板、封裝和嵌入式天線的設(shè)計和驗證需求各不相同，它們需要利用最新的片內(nèi)和片外制造工藝來推動性能和創(chuàng)新。

因此，設(shè)計人員需要使用多種工具來獲得廣泛的分析和設(shè)計支持，并基于這些不同的技術(shù)開發(fā)相應(yīng)的系統(tǒng)。為了加快周轉(zhuǎn)時間，專門的高頻仿真和設(shè)計優(yōu)化工具必須包含無縫、精確的建模和多物理場分析，并能與目標制造工藝的實現(xiàn)平臺共享設(shè)計數(shù)據(jù)（圖 1）。

圖 1: 系統(tǒng)、集成電路、分立元件、層壓板、封裝和嵌入式天線的設(shè)計和驗證需求各不相同

AWR Design Environment V22.1 版本可提供設(shè)計自動化、增強型射頻仿真和器件建模，支持集體設(shè)計、加速優(yōu)化，具有強大的設(shè)計同步分析和可制造性設(shè)計工作流程，從而加速射頻/微波元件和系統(tǒng)的開發(fā)，涵蓋單片微波集成電路（MMIC）、射頻集成電路、封裝、模塊和 PCB 技術(shù)。

針對設(shè)計同步分析要求，最新版本的 AWR 軟件增強了與 Cadence Clarity 3D Solver 和 Celsius Thermal Solver 工具的集成，助力設(shè)計人員打破容量限制，順利完成大規(guī)模復(fù)雜射頻系統(tǒng)的電磁分析，并對易受功率耗散影響的射頻設(shè)計進行電熱分析。上述兩款求解器均可直接使用 AWR 平臺內(nèi)的現(xiàn)有設(shè)計數(shù)據(jù)進行仿真。用戶可直接完成分析，無需切換不同的工具、離開仿真環(huán)境或?qū)⒃O(shè)計交給其他工程團隊（圖 2）。

圖 2: Cadence 完整、支持互操作的系統(tǒng)級射頻感知設(shè)計平臺

本技術(shù)簡介重點介紹了 AWR Design Environment 平臺 V22.1 版本的主要特點和主打功能，該平臺旨在彌合射頻設(shè)計和系統(tǒng)集成之間的差距，通過新的平臺互操作性為集成電路、封裝和電路板提供更有力的設(shè)計支持，推動從前端到后端的實施和設(shè)計驗證工作流程。