chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

混合鍵合推動(dòng)異構(gòu)集成發(fā)展

半導(dǎo)體芯科技SiSC ? 來(lái)源:半導(dǎo)體芯科技SiSC ? 作者:半導(dǎo)體芯科技SiS ? 2023-10-30 16:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

來(lái)源:《半導(dǎo)體芯科技》雜志

隨著人工智能AI)、無(wú)人駕駛、增強(qiáng)現(xiàn)實(shí)/虛擬現(xiàn)實(shí)(AR/VR)和5G等前沿應(yīng)用的快速發(fā)展,半導(dǎo)體制造商需要在不增加生產(chǎn)成本的前提下開(kāi)發(fā)出高帶寬、高性能、低功耗設(shè)備。隨著傳統(tǒng)的二維硅片微縮技術(shù)達(dá)到其成本極限,半導(dǎo)體行業(yè)正轉(zhuǎn)向異構(gòu)集成技術(shù)。異構(gòu)集成是指不同特征尺寸和材質(zhì)的多種組件或晶片的制造、組裝和封裝,使其集成于單個(gè)器件或封裝之中,以提高新一代半導(dǎo)體器件的性能。

經(jīng)過(guò)集成式晶片到晶圓鍵合后附在晶圓上的獨(dú)立晶片

晶圓到晶圓(W2W)混合鍵合涉及不同生產(chǎn)線的晶圓堆疊和電連接處理,是異構(gòu)集成的核心工藝,在CMOS圖像傳感器以及各類(lèi)內(nèi)存以及邏輯技術(shù)應(yīng)用中表現(xiàn)出色。然而,在組件或晶片尺寸不相同的情況下,晶片到晶圓(D2W)混合鍵合更適用于異構(gòu)集成。憑借新型D2W鍵合解決方案和市場(chǎng)領(lǐng)先的W2W混合鍵合解決方案,加之異構(gòu)集成能力中心(Heterogeneous Integration Competence Center?)帶來(lái)的豐富行業(yè)合作經(jīng)驗(yàn),EV集團(tuán)(EVG)為D2W鍵合應(yīng)用提供有力支持。

01融熔和混合鍵合技術(shù)

融熔或直接晶圓鍵合可以通過(guò)每個(gè)晶圓表面上的介電層實(shí)現(xiàn)永久連接,用于工程基板或?qū)愚D(zhuǎn)移,例如背照式CMOS圖像傳感器。

混合鍵合擴(kuò)展了融熔鍵合,在鍵合界面中嵌入金屬焊盤(pán),允許晶圓的面對(duì)面(face-to-face)連接。混合鍵合的主要應(yīng)用是先進(jìn)的三維(3D)器件堆疊。

融熔或直接晶圓鍵合允許介電層和更精確活化的官能團(tuán)懸垂,在氫橋鍵(hydrogen bridge bond)的幫助下在晶圓之間橋接。該預(yù)粘合步驟在室溫和大氣條件下進(jìn)行。只有在隨后的退火步驟中,低能氫橋鍵才會(huì)變成共價(jià)鍵。

融熔鍵合傳統(tǒng)上用于工程基板,最近用于使用全面積電介質(zhì)的堆疊晶圓。由于在環(huán)境條件下進(jìn)行預(yù)鍵合,小于100nm的高精度對(duì)準(zhǔn)允許3D集成場(chǎng)景使用晶圓到晶圓融熔鍵合。此外,銅焊盤(pán)可以與介電層并行加工,允許在環(huán)境溫度下預(yù)粘合介電層,而電接觸可以在退火期間通過(guò)金屬擴(kuò)散鍵合實(shí)現(xiàn)。這種特殊情況稱(chēng)為混合鍵合?;旌湘I合的主要應(yīng)用包括CMOS圖像傳感器、存儲(chǔ)器以及3D片上系統(tǒng)(SoC)。

02D2W融熔和混合鍵合

作為異構(gòu)集成的核心工藝,W2W混合鍵合,已經(jīng)在CMOS圖像傳感器和各種存儲(chǔ)器、邏輯技術(shù)方面獲得良好的成功記錄。然而,由于許多小芯片(chiplet)的尺寸不一定相同,因此D2W混合鍵合方法可能更實(shí)用。異構(gòu)集成有幾種不同的D2W鍵合方法,包括集成式D2W(Collective D2W,Co-D2W)和直接放置D2W(Direct Placement,DP-D2W)鍵合,每種方法都有各自的優(yōu)點(diǎn)和缺點(diǎn),如表1所示。

wKgaomU_ZEKAHvtoAAFYgQcctio609.jpg

△表1:Co-D2W和DP-D2W兩種鍵合方法對(duì)比

03Co-D2W鍵合

在過(guò)去幾年中,Co-D2W鍵合已經(jīng)在硅光子學(xué)等應(yīng)用中有限批量生產(chǎn)中實(shí)施。在Co-D2W鍵合中,是在單個(gè)工藝步驟中將多個(gè)晶片一次轉(zhuǎn)移到最終晶圓上。Co-D2W鍵合工藝的制造流程如圖1所示,包括四個(gè)主要部分:晶片載體(晶圓)制備、載體填充(在載體上放置晶片)、晶圓鍵合(臨時(shí)和永久)和載體分離。

wKgZomU_ZEKAelU6AADShJbukvg565.jpg

△圖1:Co-D2W鍵合工藝的制造流程。

04DP-D2W鍵合

用于異構(gòu)集成的另一種混合D2W鍵合方法是DP-D2W鍵合,其中使用拾放式倒裝芯片鍵合機(jī)將晶片逐一單獨(dú)鍵合到目標(biāo)晶圓上。圖2顯示了DP-D2W鍵合工藝的制造流程,其成本包括三個(gè)主要部分:載體填充(在載體上放置晶片,為清潔做準(zhǔn)備)、晶片清潔和活化、直接貼裝倒裝芯片。

wKgaomU_ZEOAPXT4AACxd_JBInw441.jpg

圖2:DP-D2W鍵合工藝的制造流程。

目前有多種D2W鍵合技術(shù)和設(shè)備可供使用,可以根據(jù)應(yīng)用和客戶(hù)要求進(jìn)行選擇。在Co-D2W鍵合中,單個(gè)晶片放置于集成式晶片載體之上,再送至目標(biāo)晶圓進(jìn)行晶片轉(zhuǎn)移,此時(shí)可使用W2W混合鍵合系統(tǒng)(如GEMINI FB)完成晶片與目標(biāo)晶圓的鍵合。在DP-D2W鍵合中,則使用拾放式倒裝晶片鍵合機(jī)將單個(gè)晶片逐一鍵合至目標(biāo)晶圓上。等離子體活化和處理器芯片上的晶片表面清潔是在晶片和目標(biāo)晶圓之間建立高產(chǎn)量鍵合和電界面的關(guān)鍵步驟。而這一步正是EVG? 320D2W活化系統(tǒng)發(fā)揮作用的重要舞臺(tái)。

05利用EVG的異構(gòu)集成能力中心?加速技術(shù)開(kāi)發(fā)

為了應(yīng)對(duì)異構(gòu)集成技術(shù)挑戰(zhàn),EVG建立了異構(gòu)集成能力中心?(HICC)。該中心致力于幫助客戶(hù)充分利用EVG工藝解決方案和專(zhuān)業(yè)知識(shí),通過(guò)系統(tǒng)集成和封裝技術(shù)的進(jìn)步,加速開(kāi)發(fā)創(chuàng)新產(chǎn)品和應(yīng)用。

2022年7月,EVG宣布在D2W熔融與混合鍵合領(lǐng)域取得重大技術(shù)突破。EVG在單次轉(zhuǎn)移過(guò)程中使用GEMINI? FB自動(dòng)混合鍵合系統(tǒng),在完整3D SoC中對(duì)不同尺寸芯片實(shí)施無(wú)空洞鍵合,良率達(dá)到100%。直至今天,此類(lèi)鍵合仍是D2W鍵合領(lǐng)域面臨的關(guān)鍵挑戰(zhàn),也是降低異構(gòu)集成成本的主要障礙。EVG的異構(gòu)集成技術(shù)中心(HICC ?)取得了這一重大技術(shù)突破。

混合鍵合的接口呈固態(tài),采用嵌入式金屬焊盤(pán),以實(shí)現(xiàn)晶圓和芯片的直接電氣連接,因此D2W混合鍵合需要達(dá)到與前端半導(dǎo)體制造工藝類(lèi)似的清潔度標(biāo)準(zhǔn)和制造公差。在這一趨勢(shì)的推動(dòng)下,高精度計(jì)量在控制混合鍵合對(duì)準(zhǔn)和工藝良率方面開(kāi)始發(fā)揮更為重要的核心作用,反過(guò)來(lái)又推動(dòng)了D2W鍵合和計(jì)量工藝集成為統(tǒng)一生產(chǎn)線。

wKgZomU_ZEOALsUmAAEjjCkVtqU574.jpg

GEMINI? FB自動(dòng)化Co-D2W鍵合系統(tǒng)

此外,目前數(shù)種不同的D2W混合鍵合工藝流程正在接受評(píng)估,每種工藝流程都有其獨(dú)特優(yōu)勢(shì)和要求。自?xún)赡昵俺闪⒁詠?lái),HICC發(fā)揮了重要作用,幫助客戶(hù)和合作伙伴開(kāi)發(fā)及優(yōu)化D2W混合鍵合工藝,滿(mǎn)足給定器件設(shè)計(jì)和應(yīng)用的獨(dú)特需求,并在開(kāi)發(fā)中綜合考慮多種因素,如芯片尺寸、芯片厚度、總堆疊高度,以及觸點(diǎn)設(shè)計(jì)和密度等接口考慮因素。HICC還配備了先進(jìn)的潔凈室,其潔凈度標(biāo)準(zhǔn)與多家領(lǐng)先半導(dǎo)體工廠相當(dāng),使EVG有能力滿(mǎn)足D2W和W2W混合鍵合工藝開(kāi)發(fā)的嚴(yán)格要求。

EVG業(yè)務(wù)發(fā)展總監(jiān)托馬斯·烏爾曼(Thomas Uhrmann)博士表示:“混合鍵合需要完全不同于標(biāo)準(zhǔn)封裝工藝的制造技術(shù),它更接近前端制造——特別是在清潔度、顆??刂啤?duì)準(zhǔn)和計(jì)量精度方面。我們?cè)赪2W混合鍵合領(lǐng)域處于市場(chǎng)領(lǐng)先地位。在此基礎(chǔ)上,我們將繼續(xù)擴(kuò)展D2W混合鍵合解決方案,優(yōu)化設(shè)備,為重要的上下游工藝提供支持,包括等離子活化和清潔技術(shù),以加快部署和完善D2W混合鍵合技術(shù)。數(shù)年之前,EVG的GEMINI FB技術(shù)已配置用于D2W集成流程,滿(mǎn)足D2W鍵合需求。EVG? 320 D2W晶片準(zhǔn)備和活化系統(tǒng)則用于D2W鍵合的直接貼裝,提供與D2W鍵合機(jī)的直接接口。EVG? 40 NT2套刻計(jì)量系統(tǒng)使用AI、前饋和反饋回路進(jìn)一步提高混合鍵合良率。在這些技術(shù)之外,EVG又推出完整的端到端混合鍵合解決方案,以加速部署3D/異構(gòu)集成。”

參考文獻(xiàn)

1.EV集團(tuán)實(shí)現(xiàn)芯片到晶圓熔融和混合鍵合技術(shù)突破多芯片3D片上系統(tǒng)的芯片轉(zhuǎn)移良率達(dá)到100%.

2.EVG's die-to-wafer fusion and hybrid bonding technologies - supporting collective die-to-wafer as well as direct die-to-wafer process flows.

3.EV集團(tuán)(EVG)在中國(guó)國(guó)際半導(dǎo)體展上展示新型晶片到晶圓混合鍵合活化解決方案,旨在加快3D-IC/異構(gòu)集成技術(shù)的發(fā)展

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 傳感器
    +關(guān)注

    關(guān)注

    2573

    文章

    54320

    瀏覽量

    785457
  • 晶圓
    +關(guān)注

    關(guān)注

    53

    文章

    5342

    瀏覽量

    131634
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    9122

    瀏覽量

    147833
  • AI
    AI
    +關(guān)注

    關(guān)注

    89

    文章

    38012

    瀏覽量

    295995
  • 人工智能
    +關(guān)注

    關(guān)注

    1813

    文章

    49708

    瀏覽量

    261239
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    詳解先進(jìn)封裝中的混合技術(shù)

    在先進(jìn)封裝中, Hybrid bonding( 混合)不僅可以增加I/O密度,提高信號(hào)完整性,還可以實(shí)現(xiàn)低功耗、高帶寬的異構(gòu)集成。它是主
    的頭像 發(fā)表于 09-17 16:05 ?1040次閱讀
    詳解先進(jìn)封裝中的<b class='flag-5'>混合</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>技術(shù)

    芯片制造中的技術(shù)詳解

    技術(shù)是通過(guò)溫度、壓力等外部條件調(diào)控材料表面分子間作用力或化學(xué),實(shí)現(xiàn)不同材料(如硅-硅、硅-玻璃)原子級(jí)結(jié)合的核心工藝,起源于MEMS領(lǐng)域并隨SOI制造、三維集成需求
    的頭像 發(fā)表于 08-01 09:25 ?1465次閱讀
    芯片制造中的<b class='flag-5'>鍵</b><b class='flag-5'>合</b>技術(shù)詳解

    3D集成賽道加速!混合技術(shù)開(kāi)啟晶體管萬(wàn)億時(shí)代

    一萬(wàn)億晶體管”目標(biāo)的關(guān)鍵跳板。當(dāng)前先進(jìn)封裝雖提高了I/O密度,但愈發(fā)復(fù)雜的異構(gòu)設(shè)計(jì)與Chiplet架構(gòu)對(duì)I/O數(shù)量、延遲提出了更高要求,以滿(mǎn)足AI、5G和高性能計(jì)算等應(yīng)用。混合互連
    的頭像 發(fā)表于 07-28 16:32 ?299次閱讀

    LG電子重兵布局混合設(shè)備研發(fā),鎖定2028年大規(guī)模量產(chǎn)目標(biāo)

    ,正逐漸成為提升芯片性能與集成度的關(guān)鍵手段,LG 電子的加入有望為該領(lǐng)域帶來(lái)新的活力與變革。 混合技術(shù)通過(guò)銅對(duì)銅、介質(zhì)對(duì)介質(zhì)的直接
    的頭像 發(fā)表于 07-15 17:48 ?465次閱讀

    混合(Hybrid Bonding)工藝介紹

    所謂混合(hybrid bonding),指的是將兩片以上不相同的Wafer或Die通過(guò)金屬互連的混合
    的頭像 發(fā)表于 07-10 11:12 ?2150次閱讀
    <b class='flag-5'>混合</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>(Hybrid Bonding)工藝介紹

    從微米到納米,銅-銅混合重塑3D封裝技術(shù)格局

    電子發(fā)燒友網(wǎng)綜合報(bào)道 半導(dǎo)體封裝技術(shù)正經(jīng)歷從傳統(tǒng)平面架構(gòu)向三維立體集成的革命性躍遷,其中銅 - 銅混合技術(shù)以其在互連密度、能效優(yōu)化與異構(gòu)
    發(fā)表于 06-29 22:05 ?1407次閱讀

    混合工藝介紹

    所謂混合(hybrid bonding),指的是將兩片以上不相同的Wafer或Die通過(guò)金屬互連的混合
    的頭像 發(fā)表于 06-03 11:35 ?1744次閱讀
    <b class='flag-5'>混合</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>工藝介紹

    混合市場(chǎng)空間巨大,這些設(shè)備有機(jī)會(huì)迎來(lái)爆發(fā)

    電子發(fā)燒友綜合報(bào)道 ?作為HBM和3D NAND的核心技術(shù)之一,混合合在近期受到很多關(guān)注,相關(guān)設(shè)備廠商尤其是國(guó)產(chǎn)設(shè)備廠商的市場(chǎng)前景巨大。那么混合
    的頭像 發(fā)表于 06-03 09:02 ?2451次閱讀

    提高晶圓 TTV 質(zhì)量的方法

    )增大,影響器件性能與良品率。因此,探索提高晶圓 TTV 質(zhì)量的方法,對(duì)推動(dòng)半導(dǎo)體產(chǎn)業(yè)發(fā)展具有重要意義。 二、提高
    的頭像 發(fā)表于 05-26 09:24 ?727次閱讀
    提高<b class='flag-5'>鍵</b><b class='flag-5'>合</b>晶圓 TTV 質(zhì)量的方法

    混合技術(shù)將最早用于HBM4E

    客戶(hù)對(duì)HBM的要求為增加帶寬、提高功率效率、提高集成度。混合就是可以滿(mǎn)足此類(lèi)需求的技術(shù)。 ? 混合
    發(fā)表于 04-17 00:05 ?1016次閱讀

    金絲的主要過(guò)程和關(guān)鍵參數(shù)

    ,金絲工藝便能與其他耐受溫度在300℃以下的微組裝工藝相互適配,在高可靠集成電路封裝領(lǐng)域得到廣泛運(yùn)用。
    的頭像 發(fā)表于 03-12 15:28 ?3180次閱讀
    金絲<b class='flag-5'>鍵</b><b class='flag-5'>合</b>的主要過(guò)程和關(guān)鍵參數(shù)

    閃存沖擊400層+,混合技術(shù)傳來(lái)消息

    電子發(fā)燒友網(wǎng)綜合報(bào)道,據(jù)韓媒報(bào)道,三星近日與長(zhǎng)江存儲(chǔ)簽署了3D NAND混合專(zhuān)利許可協(xié)議,從第10代V-NAND開(kāi)始,將使用長(zhǎng)江存儲(chǔ)的專(zhuān)利技術(shù),特別是在“混合
    發(fā)表于 02-27 01:56 ?930次閱讀
    閃存沖擊400層+,<b class='flag-5'>混合</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>技術(shù)傳來(lái)消息

    Cu-Cu混合的原理是什么

    本文介紹了Cu-Cu混合主要用在哪方面以及原理是什么。
    的頭像 發(fā)表于 02-26 17:35 ?1402次閱讀
    Cu-Cu<b class='flag-5'>混合</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>的原理是什么

    混合中的銅連接:或成摩爾定律救星

    混合3D芯片技術(shù)將拯救摩爾定律。 為了繼續(xù)縮小電路尺寸,芯片制造商正在爭(zhēng)奪每一納米的空間。但在未來(lái)5年里,一項(xiàng)涉及幾百乃至幾千納米的更大尺度的技術(shù)可能同樣重要。 這項(xiàng)技術(shù)被稱(chēng)為“混合
    的頭像 發(fā)表于 02-09 09:21 ?1110次閱讀
    <b class='flag-5'>混合</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>中的銅連接:或成摩爾定律救星

    先進(jìn)封裝技術(shù)-7扇出型板級(jí)封裝(FOPLP)

    混合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)集成(上
    的頭像 發(fā)表于 12-06 11:43 ?4420次閱讀
    先進(jìn)封裝技術(shù)-7扇出型板級(jí)封裝(FOPLP)